【SV_线程】

已于 2023-07-08 16:18:07 修改
阅读量65 收藏
点赞数
分类专栏： # 基础知识 文章标签： fpga开发
于 2023-07-08 15:43:48 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_44648153/article/details/131612803
版权

线程

  • 相比Verilog，SV引入了两种新的创建线程的方法——使用fork...join_none和fork...join_any语句，三者对比如下图所示

在这里插入图片描述

  • ①fork ...join: 父线程被阻塞，直到这个分支产生的所有子线程完成才继续执行父线程；
  • ②fork...join_any: 父线程被阻塞，直到由此分支产生的任何一个线程完成才继续父线程（子线程同时继续执行）；
  • ③fork...join_none: 父线程继续与fork产生的所有子线程同时执行。 生成的子线程不会开始执行，直到父线程执行阻塞语句或终止；

如果看到这里还是有些模糊，我们继续向下看看三种线程运动起来的情况

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

是不是清晰了很多

日拱半卒
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
多线程操作共享文件.zip
07-10
delphi多线程互斥操作共享文件，多个EXE，多进程多线程操作工程文件。新手推荐。
SV(5)-线程的使用,控制和通信
qq_44943193的博客
06-22 1525
线程的使用与控制
PostgreSQL中使用pstack打印fork子进程所有线程堆栈信息
liuhhaiffeng的专栏
06-02 1074
PostgreSQL中使用pstack打印fork子进程所有线程堆栈信息 PostgreSQL数据库在并行查询中, 出现如下"stack depth limit exceeded"的错误, 因此想使用pstack来打印其堆栈信息, 依次来排查错误. void check_stack_depth(void) { if (stack_is_too_deep()) { ereport(ERROR, (errcode(ERRCODE_STATEMENT_TOO_COMPLEX), errm
SV学习笔记（十二）-线程控制
maopao_TT的博客
08-18 323
当信箱容量写满时，后续再写入的动作会被挂起，直到信箱中数据被读取，使得信箱有空间以后才可以继续写入。信箱mailbox可以使得进程之间的信息得以交换，数据可以由一个进程写入信箱，再由另一个进程获取。可以结合num()与get()或者put()，防止信箱为空或者为满的时候阻塞。将信息写入信箱，信箱满了会阻塞：put(data)，将data写到信箱中。信箱数据快照，能拿到信箱内的数据，但信箱内的数据不会减少：peek()从信箱中取出数据：get(data)，从信箱中取出数据赋值给data。
SV中线程分析（fork..join，fork...join_any，fork...join_none）
热门推荐
llxxyy507的博客
07-26 1万+
发现了一点新的东西，加深了我对这几个线程的理解，写点东西记录一下。 1，并行的实际执行顺序 大家都知道fork...join里面是并行执行的，但计算机执行语句肯定是有先后顺序的，具体那些并行的语句是怎么执行的呢？ 这要看具体使用的SV 仿真器是怎么操作的。虽然fork...join里面是并行的，但VCS会先执行并行的写在前面的语句。 这个program中f...
SV中的线程
ahr7882的博客
04-13 781
SV中线程之间的通信可以让验证组件之间更好的传递transaction。 SV对verilog建模方式的扩展：1) fork.....join 必须等到块内的所有线程都执行结束后，才能继续执行块后的语句。(所以使用的很少) 2) fork.....join_none 先执行块后的线程，而后再执行块内的线程。...
systemverilog for verification 绿皮书第三版（最新）课后习题答案.pdf
01-14
7. 线程和进程间通信：包括线程的概念、进程间通信的机制、线程之间的同步和互斥等。 8. 高级面向对象编程和测试台指南：包括面向对象编程的高级概念、高级测试台设计等。 9. 功能覆盖：包括功能覆盖的概念、功能...
Python使用requests xpath 并开启多线程爬取西刺代理ip实例
01-20
我就废话不多说啦，大家还是直接看代码吧！ import requests,random ... SV1; AcooBrowser; .NET CLR 1.1.4322; .NET CLR 2.0.50727), Mozilla/4.0 (compatible; MSIE 7.0; Windows NT 6.0; Acoo Browser; SLCC1; .NE
K43SVAS.bin
07-05
A43SV官方BIOS修改版，用WINFLASH刷机工具要手动终止程序，当进度条结束后，结束进程，如果没有及时终止进程，可以选择重新刷入，看好进度，终止进程，刷完BIOS做相关调试，我的经验是修改过的BIOS调整TC以及TSP和...
牛【SystemVerilog】路科验证V2学习笔记（全600页）
10-26
SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。
【嵌入式DIY实例】-Nokia 5110显示DHT11/DHT22传感器数据
视觉与物联智能
06-12 563
本文介绍如何将 ESP8266 NodeMCU 开发板 (ESP-12E) 与 DHT11 数字湿度和温度传感器以及诺基亚 5110 LCD 连接。
第19篇 Intel FPGA Monitor Program的使用＜二＞
weixin_47841246的博客
06-12 386
DE2-115_Computer System系统架构简介
Xilinx(AMD) vivado对FPGA网表文件进行功能仿真的方法
MmikerR的专栏
06-10 519
在FPGA开发中很多商用IP核出于知识产权保护的目的，不提供源代码，而是提供综合后的FPGA网表。由于没有源代码，也无法对网表文件直接进行仿真的操作来验证功能，此时需要独立的仿真模型文件。本文介绍在Xilinx(AMD) vivado软件下对FPGA代码综合生成网表、网表的仿真模型，以及使用仿真模型对网表进行仿真的方法。
军用FPGA软件 Verilog语言的编码准测之时钟
qq_34895681的博客
06-13 426
标准准则分为强制准则和建议准则，强制准则在Verilog编程中应该遵循，建议准则在Verilog编程中可参考执行。禁止将寄存器的输出直接连接到其他寄存器的时钟管脚。注：如有此类情况，可采用时钟网络驱动等措施。注：如果需要使用门控时钟，可采用在顶层创建独立的门控时钟生成电路等措施。EDA工具：ISE、Vivado、Quartus II。语言 ：Verilg HDL。注：如不能连接到数据端口或者复位端口等。
XILINX 7系列XDMA使用_IP核介绍以及工程搭建
m0_56222647的博客
06-14 897
PCIe 的物理位置，根据原理图的位置选择，本实验为ZYNQ7100，PCIE位置为X0Y0，由于是X8，占俩个GT BANK，但这好像只能选一个。： PCIe 最大的传输速率，PCIe-1.0 的最大传输速率为 2.5GT/S，PCIe-2.0 的最大传输速率为 5GT/S。第二页为PCIe 配置空间中的基础信息的配置。至于其他测试都很简单，关于驱动的东西我个人了解较少，后续再慢慢学习吧。连接好主机和FPGA的PCIE，保持FPGA上电状态，重启电脑。：主机给PCIE提供的时钟信号，通过原理图查看。
面试题记录1
shikuanlong的博客
06-13 190
序列检测题，三段式状态机编写
(55)MOS管专题---＞(10)MOS管的封装
最新发布
2401_84405631的博客
06-16 60
（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等。然后，根据设计电路的规格要求，进行布局设计和布线，确定各个电路元件的位置和连线方式。最后，进行物理设计，考虑电磁兼容性、功耗优化、时序等问题，并生成芯片制造所需的掩膜信息。（b）IC设计是芯片设计的核心部分，它涉及到电路设计、布局设计、物理设计等多个层面，旨在将各种功能电路集成到一个小尺寸的芯片中，以实现高度集成、高性能和低功耗的目标。
华为FPGA工程师面试题
道亦无名
06-04 1025
FPGA工程师面试会涉及多个方面，包括基础知识、项目经验、编程能力、硬件调试和分析等。
复旦微FMQL20SM全国产ARM+FPGA核心板，替代xilinx ZYNQ7020系列
YEYUANGEN的专栏
06-13 528
基于复旦微FMQL20S400M四核ARM Cortex-A7（PS端） + FPGA可编程逻辑资源（PL端）异构多核SoC处理器设计的全国产工业核心板，PS端主频高达1GHz。核心板CPU、RAM、ROM、电源、晶振、连接器等所有元器件均采用国产工业级方案，国产化率100%，并可提供国产化率证明报告。核心板通过国产工业级B2B连接器引出千兆网口、SDIO、USB、CAN、UART、SPI、I2C等接口，可通过PS端加载PL端程序，且PS端和PL端可独立开发。FMQL20SM核心板一款全国产工业核心板。
sv线程间的通信实例
07-28
综上所述，SV线程间的通信可以通过event、mailbox和semaphore来实现。 #### 引用[.reference_title] - *1* [【sv线程之间的通信】](https://blog.csdn.net/qq_39787102/article/details/128278212)[target="_blank" ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值