gmid设计方法进行二级运放的设计与仿真

该文章使用gmid设计方法进行二级运放的设计与验证

---

设计要求

设计二级运放，设计指标如下表所示：

一、设计原理图

第一级选择单端输出的全差动电路提供较高的增益，第二级选择共源极放大电路上下二极管各消耗一个过驱动电压Vod，满足输出电压摆幅要求。

二、设计步骤

1.确定补偿电容Cc的大小

Cc取值通常为负载电容CL的0.22倍左右，暂取Cc=0.44pF，后续可根据相位裕度进行调整2.读入数据

2.在满足压摆率的情况下，按最大功耗分配电流

由P=VDD*Isum≤1mW得Isum≤555uA
由SR=I5/CL>3V/µs得I5>6uA
根据上述两个条件进行电流的分配I5=80uA，I7=400uA，I8=40uA

3.根据GB确定M1和M2的跨导gm1,2

4. 利用gmid设计方法确定M1、M2的尺寸

对增益Av进行解算。整体的增益是1000，那就令第一级的增益为100，第二级的增益为20
为了让压摆率满足需求，gm/id就不能取太大，以此来保证电流不会太小，这里gm/id取值为12。观察晶体管的gmro - gmoverid曲线，找出在gm/id=12时，哪个沟道长度L下的增益大于100，看图可知L>400nm即可，最终确定L1,2=500nm。

再观察idoverw - gmoverid曲线，得到gm/id取值为12下的电流密度约为7

5.进一步确定M3、M4的尺寸

步骤和前面确定NMOS的尺寸一样，此时选取gm/id=8，gmro大于100时沟道长度应满足L≥400nm即可，最终确定L_3,4=1um。

观察L=1um下PMOS的idoverw - gmoverid曲线，得到gm/id取值为8下的电流密度约为3

6.第二级运放M6、M7尺寸的设计

第二级运放采用电流源负载的共源极。增益为20，由于第二级n管流过较大的电路，通过观察gmid曲线可知n管在栅长为180nm情况下即可满足本征增益40的要求，由于运放第二级流过较大的电流，故增加栅长，取L_7=500nm；为保证系统的稳定性和相位裕度，设计第二级运放输入管的跨导为第二级输入管跨导的10倍，

对第二级负载管M6来说，观察p管的gmid曲线，L=1um，gmid=8时，

由于宽长较大，由p管的gmro-gmid曲线可知L=180nm即可满足本征增益60的要求，故在保持M6宽长比不变的情况下减少W和L，取L6=500nm，W6≈66um

7.其余mos管尺寸的确定

由M8、M5、M7的电流镜匹配关系，以及功耗的要求I8≤50uA，取偏置电流Ibias=40uA，则L8=500nm，W8=5.7um，L5=500nm，W5≈11.4um
设计至此得到各管的尺寸如下表所示：

三、仿真验证

在进行相关指标的仿真之前，首要任务是确认运放的DC工作点、失调电压，而后基于该静态工作点搭建电路进行其余指标的仿真。

1.开环增益和相位的仿真

初始时设置补偿电容Cc=0.44pF相位裕度约为25°，为满足相位裕度60°的要求调整补偿电容Cc=2PF

输出波特图如图所示：运放开环增益为72dB（约4000倍），-3dB带宽约为9KHZ，单位增益带宽约为39MHz，相位裕度为60°，均满足了设计指标要求。

2.验证功耗与压摆率

运放工作时，总电流I_sum=I8+I5+I7=40uA+81uA+428uA≈550uA，VDD=1.8V，Pdiss<1mW，功耗满足设计要求
压摆率SR=I5/CL =81uA/2pF=40.5uA/V，满足压摆率要求。

3.验证输出摆幅

由tran分析的输入输出曲线可知：当输入为0-1.8V时，输出370mV-1.65V，基本满足输出范围0.3V-（VDD-0.3V）的要求。关于输出最低范围较高的问题，由于第二级运放电流较大而导致M7过驱动电压消耗的电压余度较大。

总结

设计运放时，不能盲目最求指标高。当指标太高时，会导致第一级的跨导gm较大，第二级的跨导会跟着变得非常大，面积增大后，寄生参数尤其是寄生电容也会跟着变得很大。一般来说，补偿电容Cc>0.22CL；在设计时要格外注意相位裕度，对于Cc的取值需要改变数值多仿真来确定最终值，使其相位裕度达到60°。
二级运放的设计到此就告一段落了，关于该运放的相关指标的验证仅展示一部分，例如还可以进行共模抑制比、电源抑制比以及噪声等的仿真。