verilog中的设计和验证语言 设计过程中--程序设计语言(可综合的语言)测试验证--验证语言(不可综合的语言) 设计过程中–程序设计语言(可综合的语言) 只有30%的代码可用于设计——可产生电路 测试验证–验证语言(不可综合的语言) 另外70%的代码——用于工程仿真,不可用于设计 学习过程中,将设计和测试验证语言分开学习。