MemoryBIST

User-Defined Algorithms

通常会要求设计特定的测试算法以定位特定memory defects，这些defects使用现有的算法难以检测到。为了有效测试memory，可以需要以特定的顺序在同一个memory上应用多个算法。一些情况下，可能会选择应用几个算法来诊断memory defects，否则难以识别这些defects。

Tessent MemoryBIST Library Operation Sets

可以从操作集库中选择用于生成波形以驱动memory的操作集。下面列出每种类型的memoryBIST controller可得到的标准操作集。所有操作集的名称是保留名称。

• Async——该操作集应用到无时钟RAMs上。由三个操作组成：写、读和ReadModifyWrite。每个操作在reference时钟的四个周期内执行，reference时钟用来控制memory BIST控制器。Read和ReadModifyWrite操作添加了用于检测一些多端口特定故障的基础Basic shadow读，该操作集很少用于现代化memories上。
• AsyncWR——该操作集是Async的改变。操作在6个周期内执行而不是四个。Shadow读被添加到写操作中。
• ROM——该操作集应用到ROM上，通常结合只读库算法使用。只包括两个操作，读和CompareMISR，在两个周期内进行run。具有或者没有时钟输入的ROM可以使用该操作集。
• Sync——该操作集应用到具有一个功能时钟端口的memories上。三个操作，写、读和ReadModifyWrite，在两周期内执行。基础shadow读，被添加到Read和ReadModifyWrite操作中，用来检测一些多端口特定故障。该操作集和大多数库算法兼容。
• SyncWR——该操作是Sync的变体。唯一的差异是写操作中包括shadow读。
• SyncWrvcd——该操作集是SyncWR的扩展，通常结合SMarchCHKBvcd库算法使用。该操作允许对memory控制信号更加完整的测试，例如bit/byte写使能，读使能以及选择。也包括同时执行读和写操作，可提高多端口特定故障的覆盖率。
• TessentSyncRamOps——该操作集是SyncWRvcd操作集的扩展，包括25个操作，每两个或三个周期，允许实现所有的算法库。此外，可通过几个操作来优化算法，通过减少测试时间，和实施这些操作所有求的指示的数量。当使用软可编程控制器时非常重要。这些操作支持快速地址改变，在操作的中间地址寄存器的转换，以及其他有用的feature。
• TessentSyncRamOpsHR4——该操作集时TessentSyncRamOps操作集。唯一的区别是读操作的实现，4个周期进行读取。一种简答的方式，集成hammer读测试进入现存的库或自定义算法。注意即使memory cell被多次读取，读的结果只能被strobed一次，第一次的读。使用注释描述MemoryBIST算法，正常序列描述读操作，（R0RX），变为（R0RxRxRx)。相似地，（R1Rx），变为（R1RxRxRx)。这以为着额外地读导致地故障，在算法的后续阶段可以检测到。
• TessentSyncRamOpsHR6——该操作与TessentSyncRamOpsHR4相似。只有读操作的差异，在6个周期中进行，读0或1变为（R0RxRxRxRxRx)或(R1RxRxRxRxRx)。

Custom Operation Sets

新的memories可能由多个modes，要求不同的波形在memory上执行不同的操作。在生成时间，可定义新的操作集以满足这些要求。结合算法可编程能力，由非常强大的组合在不同的访问条件下在不同的操作模式下进行测试和诊断memories。