5.tessent命令笔记

1. report_gates

显示指定gates的网表信息和仿真结果，以及特定的user-defined ATPG功能的仿真结果，该命令在使用之前要求flattened netlist。

2.set_gate_report

指定report_gates命令展示的信息。

3.report_scan_volume

展示被pattern set使用的scan数据的容量，包括chain test patterns。因为pattern count不能很好地衡量不同扫描配置的EDT压缩，该命令给了一个等价的标准衡量EDT和常规ATPG，更容易比较它们的结果。

4.add_scan_chains

为设计中pre-existing的扫描链指定名称。

5.create_module

创建一个新的没有ports的设计模块。

在使用该命令创建一个模块之后，可以使用set_current_design命令将新模块设置为所有后续命令的顶层设计，并提供新模块的名称。

可以使用create_port命令为该新模块添加新的端口，使用create_instance命令添加instance，然后使用create_connections命令连接pins。可选地，可以使用write_design命令保存完整地模块到disk中。

在创建一个新的模块之后，使用set_current_design命令可以将当前设计重新设计到不同的level，并且可以使用create_instance命令插入模块。

5.create_port

在指定的设计模块上创建一个端口。

默认，该命令在当前设计的设计模块上创建一个端口，如果指定-on_module参数，该命令会在指定obj_spec的模块上创建一个端口。

该命令返回一个创建的端口对象的集合，如果port_name是bus，该命令为每个bus位返回一个具有端口对象的集合，从bus的最左边位开始并以bus的最右边位结束。

如果被指定的端口已经存在工具产生error，可以指定-silent以只是工具不要产生error。

6.create_instance

在当前设计模块的设计模块中例化模块mod_spec。如果该命令成功了，将会返回新创建的instance的集合。

7.add_nonscan_instances

在指定的设计对象上设置自定义is_non_scannable属性，从而将对象从扫描插入过程排除。

工具不会在non-scan instances上执行可扫描性检查。

8.analyze_bus

分析指定bus gates的contention问题。

如果bus通过该分析，工具显示一条消息表示已通过，如果分析中止，工具显示一条消息表示工具在中止时识别的tri-state drivers（TSDs）。如果bus分析是被，工具显示识别到两个违规的TSDs。

9.add_input_constraints

约束PIs到指定值。

inferred input constraints
一些input约束会自动应用到当前设计的某些输入端口，与current context和ICL端口功能有关。还有一些属性会触发输入约束的创建。

Constraints derived from ICL port functions
当前的设计如果存在一个ICL description，那么伴随的约束在进行set_current_design命令期间应用（除了“patterns -ijtag"以外的所有context中）。

Constraints derived from ICL module attributes
如果与当前设计相关的ICL module，包含”force_low_input_port_list"或“forced_high_input_port_list”的icl_module属性，那么这些属性所有应用的端口被正确约束，使用约束类型“C0”和“C1”。约束在执行“set_current_design"期间应用。

Constraints derived form port attributes
被设为”power“或”ground“的端口被正确约束，使用约束类型”CT1“和”CT0“。（set_current_design）

Constraints on ports with ICL port function DataInPort
在test_setup procedure的结尾，包括iCall或iMerge statements，根据iCall和iMerge命令的IJTAG retargeting期间最后分配给他们的值，所有具有ICL端口功能的DataInPort被约束为C0或C1。如果端口具有icl_module属性"tessent_no_input_constraints”被设为on，该行为被阻止。

10.add_dft_control_points

指示工具假设在pre-DFT DRC期间存在DFT控制逻辑，并在DFT插入期间插入控制逻辑（作为process_dft_specification的一部分）。

11.write_design_import_script

生成一个能够被综合工具处理的脚本，以综合已经插入DFT的RTL设计。

12.report_power_metrics

显示指定测试patterns的shift和capture的功耗metirc。使用该信息来识别可能由于功耗问题导致chip失败的测试patterns。

13.set_power_control

使能低功耗ATPG，并设置switching或capture阈值。也可以不加参数运行该命令，以报告当前功耗控制设置。

使用set_power_contril，为了满足功耗约束，会影响ATPG test pattern计数，也会影响工具运行的时间，因为计算每个test pattern的翻转率会要求额外的时间。