数字IC后端设计流程及DFT design flow

最新推荐文章于 2025-03-12 22:36:57 发布

Num One

最新推荐文章于 2025-03-12 22:36:57 发布

阅读量1.2w

点赞数 17

分类专栏： IC验证 IC后端笔记

本文链接：https://blog.csdn.net/weixin_45270982/article/details/113892625

版权

本文详细介绍了CDN的SiliconEnsemble在芯片设计中的全流程，包括数据准备、布局规划、自动放置标准单元、时钟树生成、STA分析、ECO优化、填充器插入、布线、DRC/LVS检查，直至Tapeout。重点阐述了每个步骤的关键技术和工具使用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、数据准备
　　对于CDN 的Silicon Ensemble（自动布局布线）而言，后端设计所需的数据主要有是Foundry厂提供的标准单元、宏单元和I/O Pad的库文件，它包括物理库、时序库及网表库，分别以.lef、.tlf和.v的形式给出。前端的芯片设计经过综合后生成的门级网表，具有时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源Pad的DEF（Design Exchange Format）文件。(对synopsys 的Astro 而言，经过综合后生成的门级网表，时序约束文件 SDC 是一样的，Pad的定义文件–tdf ， .tf 文件 --technology file，Foundry厂提供的标准单元、宏单元和I/O Pad的库文件就与FRAM， CELL view， LM view形式给出(Milkway 参考库 and DB， LIB file)。
二、布局规划
　　主要是标准单元、I/O Pad和宏单元的布局。I/O Pad预先给出了位置，而宏单元则根据时序要求进行摆放，标准单元则是给出了一定的区域由工具自动摆放。布局规划后，芯片的大小，Core的面积，Row的形式、电源及地线的Ring和Strip都确定下来了。如果必要在自动放置标准单元和宏单元之后，你可以先做一次PNA(power network analysis）–IR drop and EM。
三、Placement（自动放置标准单元）
　　布局规划后，宏单元、I/O Pad的位置和放置标准单元的区域都已确定，这些信息SE（Silicon Ensemble）会通过DEF文件传递给PC(Physical Compiler)，

最低0.47元/天解锁文章