DDR技术(简易篇)

一、DDR基本介绍

DDR(Double Data Rate) 是一种 动态随机存取存储器(DRAM) 技术,全称为 双倍数据速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random-Access Memory)。它的核心特点是 在每个时钟周期的上升沿和下降沿都传输数据,从而实现比传统 SDRAM(单数据速率)更高的带宽。

DDR 的核心原理

*  双倍数据速率:
在时钟信号的 上升沿 和 下降沿 均传输数据,因此实际数据传输速率是时钟频率的 2 倍。

公式:
有效数据传输率=2×时钟频率×数据宽度

例如:DDR4-3200 的时钟频率为 1600 MHz,但数据传输速率为 3200 MT/s(百万次传输/秒)。

*  同步设计:
与 CPU 或内存控制器同步工作,通过差分时钟信号(CK/CK#)确保时序一致性。

1. 各DDR基本参数对不:

在这里插入图片描述
注:
DDR3 中的 1.35V,一般会写成 DDR3L
DDR2、DDR3、DDR4 不能兼容

2. 常规DDR数据写入或读取整体流程:
在这里插入图片描述
注:Bank行 与 Bank列 共用一套地址,通过 RAS (行地址选通) 和 CAS (列地址选通) 来进行选择。

二、各DDR详细对比

在这里插入图片描述
注:
tRCD为行到列延迟的时间。
8-bit 突发传输(BL8) 是读取/写入 连续8列的数据,BL16同理。优势:减少列地址切换开销,提高带宽利用率。

在这里插入图片描述

在这里插入图片描述

4. 选项建议

在这里插入图片描述

谢谢观看
END

1.何为内存模块 (Memory Module)? 内存模块是指一个印刷电路板表面上有镶嵌数个记忆体芯片chips,而这内存芯片通常是DRAM芯片,但近来系统设计也有使用快取隐藏式芯片镶嵌在内存模块上内存模块是安装在PC 的主机板上的专用插槽(Slot)上镶嵌在Module上DRAM芯片(chips)的数量个别芯片(chips)的容量,是决定内存模块的设计的主要因素。 2.什么是Parity? 早先所使用的存储器数据检错方式是Parity Check,其是以每8比特增加1比特的方式进行检错。因此若是具备Parity的存储器,其数据宽度将比非parity的存储器为大。不过若以 Parity的检错方式看,其多出的奇偶位事实上只用于分辨奇数或偶数个比特数。这种方式仅能得知是某一位发生错误,并无法确定是哪一个位置发生错误,而且无法运用在双数位的检错上。 3.什么是ECC? ECC是另一种更为进步的存储器数据检错机制。其工作的方式与Parity不同,并不是采用单一比特的方式来进行检错,而是采用数据块(block)概念与复杂的演算方法来修正数据。因此不仅能检测多位比特错误,还能进行修正单一比特的错误。 4.SPD的作用是什么? 为Serial Presence Detect 的缩写,它是烧录在EEPROM内的码,以往开机时BIOS必须侦测memory,但有了SPD就不必再去作侦测的动作,而由BIOS直接读取 SPD取得内存的相关资料。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值