IC验证学习笔记（手撕代码）-1.实现三分频电路，不需要满足50%占空比

已于 2023-04-23 22:22:13 修改
阅读量483 收藏 8
点赞数 1
文章标签： 学习 笔记
于 2023-04-23 22:20:59 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_46403587/article/details/130332083
版权

三分频：整体的周期时间是原来的3倍。

占空比：一个周期内高电平持续时间所占的比例，即：高电平持续时间➗周期时间。

Clock是输入的时钟信号，Clock2是输出的1/3占空比的三分频信号，那么对于计数器，Clock2实现的操作是：当采样边沿每次遇到count=0的时候进行翻转，每次遇到1的时候再次完成翻转，根据此，加上复位信号，我们即可完成RTL代码。

 代码：

 TESTBENCH：

波形：

 

林vv
关注
  • 1
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
奇数分频器：三分频+50%占空比
08-08
三分频+50%占空比，可简单修改，做成任意奇数频50%占空比
【FPGA】时钟分频器实现
weixin_59150966的博客
11-05 1251
4.时钟clk2可以通过clk下降沿时计数器控制，也可以把同一时钟周期把clk1的值在下降沿给clk2，两种方式都能达到clk2在clk1后半个clk周期的目的，我选择用后面一种方式实现。5.clk1与clk2的与运算得到一个clk_div，clk_div在计数器0时clk下降沿到计数器2时clk上升沿时为1，此时满足占空比50%3.设置两个时钟clk1，clk2，分别在计数器0与2初始时刻和0与2中间时刻取1。2.通过一个计数器cnt记录0，1，2三个数以达到三分频的需求。1.奇数分频（三分频）
数字IC面试手撕代码（四）
weixin_43727437的博客
08-10 2084
在某个群看到某个大佬，面试海康数字IC实习的时候让手撕代码。现在也把这个题目复现一下。 题目正常情况下数据包由起始码（16bit）、数据段（n bytes n < 256 ）、结束码（16bit）三部分组成。起始码为0xFF00、结束码为0xFF01。在一个完整的数据包中，数据段部分不会出现起始码和结束码。请设计一个电路在码流中检测完整且有效的数据包，并输出当前数据包的有效长度n。输入接口in：clk、rst_n、din[7:0]、din_vld 输出接口out：data_cnt[7:0]、data_
数字IC手撕代码（八）
weixin_43727437的博客
08-13 1030
这次打算写异步FIFO和同步FIFO吧 异步FIFO设计中四个部分： （1）Memory，存储数据 （2）写逻辑，主要产生写信号和写地址 （3）读逻辑，主要产生读信号和读地址 （4）跨时钟域地址比较，产生FIFO的空、满标志 技术关键点： （1）读写地址信号跨时钟域同步 （2）读写地址的比较 （3）将空和将满的产生 module afifo #( parameter DATASIZE = 8, parameter ADDRSIZE = 4, parameter ALMOST_GAP = 3 )(
手撕代码：crc串行校验（乐鑫）
qq_38374491的博客
06-08 1453
首先了解什么是crc校验 该图片内容来源于《无线通信FPGA设计》 在CRC运算过程中会使用到模2除法运算。模2运算是一种二进制运算法则，与四则运算相同，模2运算也包括模2加、模2减、模2乘、模2除四种运算。模2运算用“+”表示加法运算，用“-”、“×”或“.”、“/”分别表示减法、乘法和除法运算。与普通四则运算法则不同的是，模2加法是不带进位的二进制加法运算，模2减法是不带借位的二进制减法运算。同时，模2乘法在累加中间结果时采用的是模2加法运算；模2除法求商过程中余数减除数采用的是模2减法运算。因此，两
占空比为50%的三分频电路设计2.docx
05-19
本设计任务是构建一个占空比为50%的三分频电路，即电路每经过三个时钟周期，输出就会发生一次翻转。在这个过程中，D触发器扮演了关键角色。D触发器是一种边沿触发的存储元件，当输入信号D在时钟脉冲上升沿到来时被...
freq_div.zip_div_freq_freq电路_multisim中freq-div_三分频电路_上升沿
09-15
本案例中的“freq_div.zip_div_freq_freq电路_multisim中freq-div_三分频电路_上升沿”着重讨论的是一个三分频电路的设计，这种电路能够将输入时钟频率降低到三分之一，并且在Multisim仿真环境中实现。 三分频电路...
占空比1：3的4分频分频器FPGA设计verilog源码quartus工程文件.zip
最新发布
05-10
占空比1：3的4分频分频器FPGA设计verilog源码quartus工程 module f_13(clk_50M,f_13); input clk_50M; //输入时钟,50M,20ns output f_13; //输出4分频，占空比为1:3 reg f_13; //分频寄存器 reg[2:0] cnt; ...
555产生占空比50%的方波 - 副本.ms13
07-03
555产生占空比50%的方波 （基于multisim）
奇偶分频电路设计（任意占空比、50%占空比）
CLL_caicai的博客
02-18 6093
奇分频（任意占空比、50%占空比） 偶分频（任意占空比、50%占空比）
关于3分频电路的讨论
热门推荐
lureny123的专栏
06-17 2万+
          第一次写技术性的blog，就先选择一个看似简单的话题吧。     无论从算法上还是逻辑上，这个题目都非常简单，但是对于ASIC工程师，恐怕却是一个不小的挑战。     首先，看看我们的目标：       很简单吧，只要在响应的输入时钟沿上产生输出的翻转就可以了。但是对于ASIC工程师，却有很多东西是值得讨论的。      1.行为级的实现
三分频电路Verilog设计
weixin_43758368的博客
09-27 8350
三分频用两个在不同的时钟沿的序列发生器来构成一个3分频信号： `timescale 1ns/10ps module div_3(clkin,clkout1,clkout2,clkout3); input clkin; output clkout1,clkout2,clkout3; reg [1:0] step1,step0; always @(posedge clkin) begin ca...
一、verilog编写三分频电路
Junluoyu的博客
11-02 1万+
1.目标：使用verilog编写三分频电路，要求占空比大小为50%。 2.方法：分别使用上升沿和下降沿计数cnt_p以及cnt_n，并且计数从0到N-1（N为分频的次数，此时为3）；分别对clk_p以及clk_n做复位初始化为0，这样当它们计数到0或者（N-1）/2的时候分别进行信号的翻转；如果clk_p以及clk_n初始化为0，结果是clk_p | clk_n,如果初始化为1则是clk_p &clk_n。 3.three_div_Freq.v `timescale 1ns / 1ps...
【数字IC手撕代码】Verilog奇数分频|题目|原理|设计|仿真（三分频，五分频，奇数分频及特殊占空比）
weixin_43698385的博客
02-01 1万+
奇数分频|题目|原理|RTL|Testbench|仿真波形（三分频，五分频，奇数分频及特殊占空比） 奇数分频，偶数分频小数/分数分频，序列检测器/模三检测器，饮料机，异步复位，同步释放，边沿检测（上升沿，下降沿，双边沿），全加器与半加器，格雷码转二进制单bit跨时钟域（打两拍，边沿同步，脉冲同步），同步FIFO。...
数字IC手撕代码-握手信号（READY-VALID）
qq_57502075的博客
10-01 5687
握手信号，就是为了模块之间的数据交互正确才衍生出来的信号。其无非就是三种可能当我第一次接触握手信号的时候，其实是很清楚上面的三条握手原则的，但是具体的，master和slave之间的握手信号该怎么写代码却迷迷糊糊。就利用这篇文章简单的讲一下master和slave之间是怎么通过握手信号来解决数据交互问题的。同时也为下一篇文章《》打下基础。下一篇文章会讲解好，回到本篇文章来。对于master来说，master发出一个数据，如果，master就会把传送给slave的，即告诉slave数据有效可以接收！
解决奇数频分频问题——对设计一个三分频电路，占空比是50%、1/3、2/3；然后根据三分频电路推导出五分频电路，占空比是50%。五分频其他占空比依此类推！其他奇数频以此类推！
qq_21952195的博客
09-27 808
陈埭解决奇数频分频问题！
RTL基本知识：奇数分频器
weixin_30336061的博客
06-07 718
【设计要求】 实现占空比为50%的奇数分频器(示例以三分频为例). 【原理分析】 在进行数字电路设计的过程中,分频器是设计中使用频率较高的一种基本设计之一,虽然很多厂家都提供特定的电路模块对时钟进行分频、倍频以及特定相移等,但是对于时钟要求不高的逻辑,特别是在仿真过程中,使用硬件描述语言实现分频还是较为方便快捷的,同时通过硬件描述语言实现的时钟分频器对于巩固和加深对于硬件描述语言理解不无裨益...
Arduino uno R3 + ESP8266-01 测试例程
longbinliu的专栏
10-09 3266
http://www.tuicool.com/articles/AvaMVb esp8266详细介绍 http://bbs.ai-thinker.com/forum.php?mod=viewthread&tid=984&extra=&page=1
50%占空比三分频电路设计：理论与实践
本文档主要探讨了在音响系统中广泛应用的三分频电路设计，特别是关注了占空比为50%的设计。在音响工程中，分频电路扮演着至关重要的角色，它能够将音频信号分解为不同的频段，确保高音和低音信号分别被送至对应的扬...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值