ISO 26262中的失效率计算：IC Pin的失效率

目录

概要

1 封装失效率

1.1 影响因素

1.2 评估方法

1.3 封装失效率的计算

2 Pin 失效率

2.1 封装失效率的分配

2.2 Pin的失效率

---

概要

在ISO 26262中的失效率计算：IEC TR 62380_2 中主要介绍了封装Package失效率的计算，封装失效率反映了封装材料、工艺、设计等因素对产品可靠性的影响。如何从封装的失效率导出Pin的失效率？

1 封装失效率

1.1 影响因素

• 材料特性：封装使用的材料，如陶瓷、塑料等，其热膨胀系数、耐温性等物理特性会影响失效率。
• 工艺质量：封装过程中的焊接、密封等工艺质量直接关系到封装的可靠性。
• 环境条件：温度、湿度、机械应力等环境因素会对封装造成影响。
• 设计因素：封装设计，包括芯片布局、引脚设计等，也会影响失效率。

1.2 评估方法

• 加速测试：通过提高测试条件（如温度）来加速失效过程，从而在较短时间内评估长期可靠性。
• 统计分析：通过收集大量数据，使用统计方法来预测失效率。
• 物理模型：基于物理失效机制建立模型，如热循环测试、热应力分析等。

1.3 封装失效率的计算

参考：ISO 26262中的失效率计算：IEC TR 62380_2 中λpackage的计算：

πα	λ3	De-rating for temperature cycling	λpackage
1.05	11.87	6009	206

2 Pin 失效率

2.1 封装失效率的分配

封装的失效分为Pin to PCB和Pin to Die之间连接失效，占比为20%和80%（参考ISO 26262-2018 Part 11 4.6.2.1.1.3 : Package base failure rate calculation）：

图1 ISO 26262-2018 Part 11 4.6.2.1.1.3

ISO 26262 封装失效率分配参考的是：G. Kervarrec, et al. A universal reliability prediction model for SMD integrated circuits based on field failures. European Symposium on Reliability of Electron Devices, Failure Physics and Analysis [online]. Microelectronics Reliability Elsevier. July 1999, 39(6), 765-771.

在芯片层级分析封装失效率时只需要考虑与Die之间的连接失效，芯片的使用者在考虑芯片的封装失效时需要额外考虑芯片的焊接失效，即Pin to PCB部分。

本文是基于芯片制造者的角度计算封装的随机性失效，所以只计算Pin to Die部分；将计算得来的封装失效乘以80%，即可得到Pin to Die部分封装失效率：

λpackage (FIT)	λpackagewithout solder joints between package and board (FIT)
206	166

2.2 Pin的失效率

ISO 26262标准假设封装失效率在引脚间均匀分布，也就是说封装的失效率除以Pin脚的数量即可得到每个Pin脚的失效率，数据来源 ISO 26262 Part 11：封装为PQFP144：

λpackage (FIT)	λpackage without solder joints between package and board (FIT)	S (Pin Number)	Per Pin failure rate (FIT)
206	166	144	1.15

2.3 Pin脚的失效模式

IEC TR 62380:Table 15提供了Pin的失效模式及失效分布，可以通过上表中计算得到的单个Pin的失效率以及下表中的失效分布，计算得出每个Pin失效模式对应的失效率，这样就可以导入进芯片的FMEDA中进行Pin失效的计算。