芯片资深IC设计工程师面经系列（八）开放式问题

还有一类属于开放式问题，每个人需要结合自身经历进行回答。

1.遇到过的比较难的问题是什么，如何解决的。

关于fm不过，开始用过工具去追逻辑锥，寻找比对不过的原因，后来总结一般分为两类。

第一类是port输入不一致引起。比如dft或者power_gate引脚没有设置为0，导致前端和后端行为不一致。

第二类是代码过复杂或者层次被打平导致。可以通过修改代码实现或者修改综合设置，解决问题。

2.如果有同事不太好打交道，如何处理，或者和领导意见不统一，如何处理

工作上，对事不对人，很难打交道可以让领导和对方领导沟通，协助处理。

3.有没有带过团队，谈谈带团队的经验。

3.1任务分配，老新结合，关键模块给有经验的人做

3.2制定关键节点，保证进度

3.3随时跟进项目进度，可以具体到每周或者天

3.4项目完成后，进行技术分享和项目总结

4.算法实现为RTL的过程中，有没有经验分享。

5.时序优化的一些经验。

5.1 复杂的逻辑条件判断全部单独用一个时钟去判断

if(A>1000 && A<=1000000 && B>1000 && B<=10000)

改为如下：Flag <= A>1000 && A<=1000000 && B>1000 && B<=10000;

5.2 DSP和RAM前后需要插入寄存器

5.3 大位宽加法乘法使用流水线拆分

5.4 关键路径时序为例不是太大可使用低阈值LVT器件替换