组合逻辑的毛刺与消除

#毛刺
任何信号在FPGA 器件内部通过连线和逻辑单元都会有一定的延时，正如通常所说的走线延时和门延时。延时的大小与连线的长短、逻辑单元的数目有关，同时受器件本身的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的上升时间和下降时间。由于存在诸多因素的影响，多个信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出并非同时，而是有先有后，因此往往会出现一些不正确的信号，比如一些很小的尖端脉冲信号，称之为“毛刺”。如果一个组合逻辑电路中有毛刺出现，那么就说明该电路中存在“冒险”。

#消除毛刺的方法
通常有两个办法消除毛刺，一个是并联一个电容，将脉冲很小的毛刺滤除。另一种方法是引入时序逻辑，用寄存器多输出信号打一拍，这其实也是时序逻辑优于组合逻辑的特性。