BRAM
全称:Block Random Access Memory,BRAM的输出需要时钟来驱动,具有较大的存储空间,是FPGA定制的RAM资源,在作为FIFO调用资源的基础下,支持不同位宽的读写(时序逻辑输出)。
DRAM
全称:动态随机存取存储器(Dynamic Random Access Memory,DRAM),输出在给出地址后即可输出数据,由于DRAM是用逻辑单元拼接出来的,浪费LUT资源,包括同步动态存储器SDRAM和各种类型双倍数据DDR,在作为FIFO调用资源的基础下,仅支持数据位宽相同的情况(组合逻辑输出)。
SRAM
全称:静态随机存取存储器(Static Random-Access Memory,SRAM),所谓的“静态”,是指这种存储器只要保持通电,里面储存的数据就可以恒常保持。相对之下,动态随机存取存储器(DRAM)里面所储存的数据就需要周期性地更新。然而,当电力供应停止时,SRAM储存的数据还是会消失(被称为volatile memory),这与在断电后还能储存资料的ROM或闪存是不同的。