数字IC设计学习笔记_静态时序分析STA_ STA基本概念

数字IC设计学习笔记

STA基本概念

1. STA基本概念
2. 时序弧概念 Timing Arc
3. 建立时间和保持时间概念
4. 时序路径概念Timing Path
5. 时钟域概念clock domains
6. 操作条件概念Operating conditions

1. STA基本概念

• 静态时序分析：是分析，调试并确认一个门级系统设计时序性能的方法。检验门级电路的最大延迟，以保证在指定的频率下，能够满足建立时间的要求；检验门级电路的最小延迟，以保证在指定的频率下，能够满足保持时间的要求。

优缺点：

• 优点：

  1. 执行速度快
  2. 不需要测试向量，不依赖激励
  3. 对于有时序路径的时序，测试覆盖率可以近乎达到100%，能穷尽分析所有时序路径
  4. 能够完成动态仿真所不能实现的复杂分析

• 缺点：

  1. 不能验证设计的功能，功能需要功能仿真实现
  2. 只能验证同步时序电路，若还有较多异步电路，则应该通过门级动态仿真验证
  3. 不能自动识别设计种的特殊路径，如多周期路径，伪路径，多时钟分配关系等，需要手动通过时序约束文件指导静态时序分析

---

2. 时序弧概念 Timing Arc

用来描述两个节点，延时信息的数据。包括：连线延时，单元延时。

完整时序路径信息 = 连线延时 + 单元延时

连线延时：指单元的输出端口与扇出的网络负载之间的延时。

单元延时：cell delay, 指单元的输入端口到单元的输出端口之间的延时。

• 1. 信号转换延时Transition delay

  输入端口或输出端口的信号电平，由高电平换成低电平，或由低电平换成高电平所需要的时间。
  
  时序信息文件中定义信号转换延时的计算属性：
  - slew_lower_threshold_pct_fall：20
  - slew_upper_threshold_pct_fall：80
  - slew_lower_threshold_pct_rise：10
  - slew_upper_threshold_pct_rise：90

注意

1. 向上翻转Rise（0->1）or 向下翻转Fall（1->0）；
2. 计算时卡的节点是(20%~80%) or（10%~90%）；

• 2. 逻辑延时Logic gate delay

  cell 由输入端口到输出端口的延时。时序信息文件中定义逻辑门延时的计算属性：
  input_threshold_pct_rise
  output_threshold_pct_rise
  input_threshold_pct_fall：60
  output_threshold_pct_fall：50
  

---

3. 建立时间和保持时间概念

建立时间：setup time，时钟上升沿到来之前，数据必须保持稳定的最小时间。通过建立时间约束整个电路的最大（maximum）延迟。(详情请看：数字IC设计学习笔记_静态时序分析STA_建立时间)

保持时间hold time：hold time，时钟上升沿到来之后，数据必须保持稳定的最小时间。通过保持时间约束整个电路的最小（minimum）延迟。(详情请看：数字IC设计学习笔记_静态时序分析STA_保持时间)

---

4. 时序路径概念Timing Path

静态时序分析的起点startpoint（2种）：1. 时序单元的clock pin；2. input port；

静态时序分析的终点endpoint（2种）：1. 触发器的D端pin（数据输入端）；2. output port；
Timing path类型：
① In2reg：input port 到 时序元件的数据输入端
② Reg2reg: 时序元件的clock pin 到 下一个时序原件的数据输入端
③ Reg2out：时序元件的clock pin 到 output port
④ In2out：input port 到 output port

---

5. 时钟域概念clock domains

时钟域：clock domains，电路中由同一个时钟信号控制的区域。

芯片设计种时钟特点：全局异步，局部同步

注意： DC, PT只能对同步时钟下的电路进行分析，异步时钟需要设置伪路径等。

---

6. 操作条件概念Operating conditions

STA要指定一个特定的操作条件，才能进行对延迟的分析，检查是否满足建立时间，保持时间等。

操作条件取决于：工艺process，电压voltage，温度temperature

制造工艺模型：1. slow process model；2. fast process model；3. typical process model；

• Process工艺越大，delay越大
• Voltage电压越大，delay越小
• Temperature温度越高，delay越大

WCS：Worst-Case Slow，最差（SS），温度最高（125°），电压最低（1.2V-10%）高温+低压：延迟最大，检查setup time；
TYP：Typical，典型，温度正常（25°），电压正常（1.2V）
BCF：Best-Case Fast，最好（FF），温度最低（-40°），电压最大（1.2+10%）低温+高压：延迟最小，检查hold time；

脚本：
指定WCCOM条件下进行STA分析：set_operation_conditions “WCCOM” -library mychip

注意：芯片设计分为不同的等级，如商用级，航天级，军品级等，每种条件下定义的温宽都不一样，每种工艺库的电压范围也不一样，具体的V，T值，需要根据具体条件确定。

---

[参考资料]：

1. 邸志雄老师的课件
2. 《集成电路静态时序分析与建模》

【注】：个人学习笔记，如有错误，望不吝赐教，这厢有礼了~~~

---