IC前端：解决STA

已于 2022-03-22 20:13:43 修改
阅读量446 收藏 2
点赞数 1
分类专栏： IC基础 文章标签： ic
于 2022-03-14 11:18:53 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/acmgotoac/article/details/123474023
版权

建立保持时间的理解

在这里插入图片描述

多周期约束

  • 首先，为什么要多周期约束？因为时序引擎一般都是按照单周期check，即发射沿和捕获沿之间相差一个周期，但有的情况下数据路径复杂，延时较大，又或是过几个周期才使用数据，因此需要对这些情况进行约束。
  • 其次，多周期约束有什么作用？可以满足check，得到正确的report，改变原有的检查机制，避免非真实的时序违例或因时序过紧导致资源的浪费。
  • 最后，多周期的原则（理解多周期SDC写法的重点）？1.本周期的发射沿不被上一个周期的捕获沿捕获 2.下一个周期的发射沿不被本周期的捕获沿捕获
同时钟下的多周期约束

在这里插入图片描述

快到满时钟的多周期约束

在这里插入图片描述

慢到快时钟的多周期约束

在这里插入图片描述

伪路径约束

这部分笔者也没有理解，不过见过较为深刻的理解，与读者分享。
传送

----------------------------------------------------------------------------------------2022.03.14 待续

  • 关于输入延迟约束一道题目：在这里插入图片描述
acmgotoac
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
在IC设计中应用STA处理时序问题的方法_孙佳佳
10-12
在IC设计中应用STA处理时序问题的方法
IC/FPGA设计中的静态时序分析(STA)
qq_40268672的博客
02-15 2169
静态时序分析的概念 静态时序分析（Static Timing Analysis, STA），或称静态时序验证，是电子工程中，对数字电路的时序进行计算、预计的工作流程，该流程不需要通过输入激励的方式进行仿真。它是IC/FPGA设计中至关重要的一环，也是笔试面试中常考的点 建立时间和保持时间 如图所示,建立时间TsetupT_{setup}Tsetup​是指在时钟上升沿到来之前，数据必须保持稳定的最小时间，以便保证数据被正确采用，而保持时间TholdT_{hold}Thold​是指在时钟上升沿到来之后，数据仍
数字IC设计学习笔记_静态时序分析STA_ STA基本概念
GloriaHuo's Blogs
02-28 9470
数字IC设计学习笔记 STA基本概念 1. STA基本概念 2. 时序弧概念 Timing Arc 3. 建立时间和保持时间概念 4. 时序路径概念Timing Path 5. 时钟域概念clock domains 6. 操作条件概念Operating conditions 1. STA基本概念 静态时序分析：是分析，调试并确认一个门级系统设计时序性能的方法。检验门级电路的最大延迟，以保证在指定的频率下，能够满足建立时间的要求；检验门级电路的最小延迟，以保证在指定的频率下，能够满足保持时间的要求。 优
数字IC笔面基础，辨别有无入门的利器——STA相关知识点（静态时序分析）
HFUT90S的博客
11-14 2215
静态时序分析（Static Timing Analysis），缩写为STA。是对数字IC电路的检查验证，注意，这里不是检查电路的功能。而是检查所有时序路径是否满足，就是检查所有触发器是否满足建立时间和保持时间。静态指的是，没有输入激励，只是对所有时序路径进行检查，分析速度快。由于静态时序分析是对时序路径进行检查，在数字IC设计流程中，从综合开始，直到布局布线结束，每对实际的电路和器件进行修改，都需要重新跑一次静态时序分析，确保电路在时序上是正确的。
STA（静态时序分析）的底层逻辑
qq_36955425的博客
04-22 1224
建立时间与保持时间理解时序路径，首先要理解寄存器的建立时间和保持时间，一个边沿触发的寄存器为什么要有建立时间和保持时间，因为边沿触发的寄存器在时钟有效沿到来时，依据自身的采样能力和驱动能力，要求输入到D端的信号要尽可能保持稳定，如果输入到D的信号不稳定，则会造成信号的错误采样，导致该寄存器输出到Q的信号形成不定态，因此衍生出建立时间和保持时间的概念。在时钟有效采样沿到来之前，输入到寄存器D端的信号应该要保持稳定的时间；在时钟有效采样沿之后，输入到寄存器D的信号应该要保持稳定的时间。
ic的前端设计和后端设计流程
08-09
IC 前端设计和后端设计流程 IC 设计流程可以分为前端设计和后端设计两部分。前端设计也称逻辑设计，主要处理芯片的逻辑功能和性能设计，而后端设计也称物理设计，主要处理芯片的物理实现和工艺相关设计。 前端设计...
STA nano design，STA学习红包书，deepl机翻中文版
最新发布
05-02
总的来说，《STA纳米设计》是一本为IC设计工程师提供全面指导的资源，涵盖了从基本概念到实际操作的方方面面。它不仅解释了静态时序分析的理论，还提供了具体的应用示例和实战技巧，帮助读者在复杂的纳米设计环境中...
你要的FPGA&数字前端笔面试题都在这儿了.pdf
09-11
在电子工程领域，FPGA（Field-Programmable Gate Array）和数字前端设计是至关重要的技术，尤其在IC（Integrated Circuit）设计中。以下是一些关于这些主题的关键知识点： 1. **ASIC设计流程**： - **芯片定义**：...
数字集成电路ic前端设计前景.docx
10-25
数字集成电路IC前端设计是电子工程领域的一个重要分支，它涵盖了从电路概念到可综合的硬件描述语言（HDL）代码的整个设计流程。这个领域的前景非常广阔，由于现代科技的快速发展，尤其是通信、计算机、物联网等领域...
数字IC设计相关经典pdf英文合集
10-05
1、经典人手verilog设计pdf： Michael D....4、经典STA静态时序分析pdf: Static Timing Analysis for Nanometer Designs 5、CMOS VLSI Design A Circuits and Systems Perspecctive 6、硬件架构的艺术【英】
STAR Apps：用于开发工作流程的新一代前端工具
CSS 初学者指南
06-27 366
从AirBnb和《纽约时报》到Shopify和Artsy （以及许多其他公司）的产品团队正在汇聚一套新的最佳实践和技术，以构建其业务所依赖的Web应用程序。 这种趋势反映了核心原则并解决了我们可能会遇到的潜在问题，因此值得深入研究。 其中一些包括： 视觉一致性：表示为设计系统 （请勿与模式库或样式指南相混淆），通常使用诸如样式组件之类的库和诸如Storybook之类的工具来构建。 ...
TIMING_03 时序分析原理
比特电子工作室
04-19 2548
由于该系列文章阅读有顺序性，所以请跳转至该系列文章第一篇从头开始阅读，并按照文章末尾指示按顺序阅读，否则会云里雾里，传送门在此：https://blog.csdn.net/qq_33486907/article/details/89380368 《TIMING_01 时序约束与时序分析引导篇》 目录 1 时序分析原理 1.1 发射沿和捕获沿 1.2 4类时序路径（...
时序分析基本概念介绍<Phase Shift>
Tao_ZT的博客
12-01 7798
今天我们要介绍的时序分析概念是Phase shift, 全称是相位偏差。由于我们定义的clock都是ideal clock。而实际需要check的时钟沿和理想时钟沿有一定...
【数字芯片前端】STA时序分析的小练习1
moon9999的博客
10-29 1041
前言 最近又从验证岗转回设计岗，对设计方向的东西关注又变多了。最近想把之前看过的一些小知识和电路归纳下，以备万一。 继续上次的这两个题来写一写，哈哈起始就是引个流。 setup time的一些思考点 hold time的一些思考点 这次的题目是偶然看到的，楞凭着小脑袋瓜记了住，分享一下。 题目 电路图如上所示，时序信息已在途中标注，已知两个寄存器是相同规格器件，那么求解寄存器的setup time和hold time要满足的条件。 分析 满足关系： 以D1上升沿时刻为0时刻，看D2寄
数字 IC 笔试面试必考点（12）静态时序分析 STA
新芯设计的博客
06-09 7164
本文主要介绍了静态时序分析 STA。
FPGA静态时序分析简单解读
是真学霸自风流，公众号：IC免费课
11-07 8485
任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式，老实说很晦涩，而且总能看到不同的版本，内容又不那么一致，为了彻底解决这个问题，我研究了一天，终于找到了一种很简单的解读办法，可以看透它的本质，而且不需要再记复杂的公式了。 我们的分析从下图开始，下图是常用的静态分析结构图，一开始看不懂公式不要紧，因为我会在后面给以非常简单的解释： 这两个公式是一个非常全面的，
数字IC设计学习笔记_静态时序分析STA_ PrimeTime 基本概述
GloriaHuo's Blogs
02-28 4549
数字IC设计学习笔记 PrimeTime 基本概述 1. PrimeTime 基本概述 2. 运行模式 1. PrimeTime 基本概述 PrimeTime，Synopsys公司提出的，针对于复杂的，全芯片的，门级静态时序分析的工具。可集成在逻辑综合和物理综合的整个流程，让设计者去分析，解决复杂的时序问题。 PT在各个阶段对应的时序延迟文件都不相同。越向后阶段，对应的静态时序分析的模型越准确 PT主要是在库文件和时序模型的基础上，搭配指定命令约束的脚本文件（Tcl），对设计进行静态时序分析。 库文件
时序分析基本概念介绍——STA概述
IC后端小白的博客
08-30 3840
在芯片设计中，我们常用PPA（Power, Performance, Area）来衡量一块芯片的指标。Performace直接取决于Timing参数。由此可见，时序设计在后端设计中占有举足轻重的地位。那今天我们就来介绍下，时序分析中的最重要概念——STA。 我们现在生活中其实存在着不少时序问题，比如以下两个例子： •我打电话给张三，李四却接了电话  这就代表着数据传输过程中出现...
数字IC设计学习笔记_静态时序分析STA_配置STA环境1
GloriaHuo's Blogs
02-26 2193
数字IC设计学习笔记 配置STA环境1 1. STA环境 2. 指定时钟specifying clocks 3. 生成时钟generated clocks 1. STA环境 STA环境，就是给STA指定一个正确的约束。环境应该精确，以便静态时序分析时，能够指出所有设计的时序问题。进行静态时序STA，需要设置时钟，指定IO时序特性，指定错误路径(false path) 和 多周期路径(multi-cycle path) 注意：STA主要针对同步电路。即由同一个时钟或者时钟沿驱动的电路。对于其他电路，时不做S
CDC Seminar Apr 2014 - c2.pdf（IC设计跨时钟域检查）
04-14
CDC Seminar Apr 2014 - c2.pdf（IC设计跨时钟域检查）

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值