LPDDR4学习笔记（五）

MRR（模式寄存器读）

命令真值：

根据命令真值表，模式寄存器地址由[MA5:MA0]来寻址，即一共可以访问64个模式寄存器，而模式寄存器的值则由DQ数据bus给出，DQ mapping如下图：

MRR与BL=16的突发读操作相同，data会在MRR命令第二个上升沿之后RL+tDQSCK+tDQSQ后到达DQ bus。MRR操作是不可被打断的。

在DQ bus上数据被扩展到了两个tCK，方便controller去采样。

DBI功能是否支持由厂商决定。

下图是MRR时序图：

MRR命令与前一次突发读操作之间间隔BL/2，实现数据的无“气泡”传输：

MRR命令与前一次突发写操作之间间隔WL+BL/2+1+tWTR，tWTR是写到读间隔：

power down之后的MRR操作时序：

power down之后除了需要满足tXP外，这里还需要一个tMRRI，这个时间参数实际上和tRCD是类似的，tMRRI=tRCD+3tCK。

MRR（模式寄存器写）

命令真值：

通过命令来完成对模式寄存器的选择和data传输。对只读模式寄存器写将不会有任何影响。

两个MRW之间需要满足tMRW，和其他命令之间需要满足tMRD，如下时序图：

MRW操作可以在bank idle状态和active状态进行。