ODT(片上终端)
片上终端电阻用于改善信号的完整性,CA bus和DQ bus通过下拉电阻来减小信号的反射,如下图:
ODT可以通过寄存器配置是否打开,关闭ODT最大的优点就是减少功耗。
LPDDR4的ODT是对于CK_t, CK_c, CS and CA[5:0]信号的,其开关和阻值设定由ODT(ca) pin脚电平、MR11、MR22决定:
当ODT(ca) pin脚为低时,CA bus不会连接终端电阻,此时寄存器值无效;当ODT(ca) pin脚为高时,会根据MR11的OP[6:4]的值来对CA bus的终端电阻使能和阻值调整。
具体如下表:
当通过MRW来配置模式寄存器更改CA的ODT设置时,需要tODTUP才会完成更新,时序如下:
DQ在作为输出端口时,为了增强信号驱动,内部会有上拉和下拉结构。
对于DQ、DQS信号的ODT功能以及上下拉设定:
根据设定选项,对于DQ端输出电压为VDDQ/2.5和VDDQ/3两种电压值。
下拉驱动根据图所示,推测LPDDR4 DQ下拉网络共有6个电阻并联。
ZQ校准
为了提高信号完整新,增强输出信号驱动强度,DDR内存中引入了终端电阻和输出驱动器,而在PVT的变化下,终端电阻的阻值会随之变化,因此需要对这些终端电阻进行校准,未经校准则会影响信号质量。每个LPDDR4 die都有一个ZQ pin脚,ZQ pin脚外接一个精度±1%的240欧姆电阻,这个电阻是可以共享的,不同rank也可以共享。
ZQ校准电路的复用需要满足以下条件:
- ZQCal start可以发给单个或两个channel
- ZQCal start可以同时发给两个channel
- ZQCal start可以开始SDRAM的校准过程除非前一个ZQ校准正在进行,此时上一个校准不会被中断并且此次校准命令会被忽略
- 每个channel都需要ZQCal Latch命令
- ZQCal Latch命令可以同时发给两个channel
- 不满足tZQCAL的ZQCal Latch命令会锁存最近一次的ZQ校准完成的结果
- ZQ Reset只会复位收到该命令的channel
ZQ校准主要针对下面四个方面:
- 输出上拉,输出上拉电压值
- 输入下拉阻抗
- DQ-ODT
- CA-ODT
MPC命令用来初始化ZQ校准,命令如下:
有两个ZQ校准模式:ZQCal Start和ZQCal Latch,前者启动ZQ校准,后者将ZQ校准结果写入SDRAM驱动器。
ZQ校准可以在任何状态发起除了power down,ZQCal Latch需要在满足tZQCAL之后,才可以发送(除power down),在tZQLAT期间,CA总线必须维持DES状态,并且在ZQCal Start和ZQCal Latch结束期间,下面寄存器值是不能进行改变的:
ZQCal Reset将输出阻抗复位至±30%的精度,这个命令用于在未使用ZQCal Start和ZQCal Latch命令进行校准时。ZQCal Reset通过配置寄存器10来实现:
在ZQCal start和ZQCal Latch命令期间,任何有效的命令都是可以执行的,如下时序图,在这期间就进行了SDRAM的write操作:
对于ZQ pin脚需要上拉一个±1%的240欧姆的电阻到VDDQ。