DC综合基本概念-综合后出现\**SEQGEN**，*SELECT_OP，GTECH_*

已于 2023-04-18 14:09:03 修改
阅读量2k 收藏 2
点赞数 2
分类专栏： DC综合 文章标签： database
于 2023-02-06 10:37:17 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_52822919/article/details/128897739
版权
在DC综合过程中遇到SEQGEN,SELECT_OP,GTECH_*等ref_name，这表明设计还在elaboration阶段，Gtech.v文件尚未与指定的libraryfile完全映射。此问题通常涉及到设计的早期阶段和库的匹配问题。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

DC 综合后出现\**SEQGEN**，*SELECT_OP，GTECH_* 等ref_name ,原因是dc 还在elaborate 阶段，也就是gtech.v , 还没有正式的mapping 到提供的library file上 。

go实现序列号生成 (附完整源码)
希望我的博客，能帮上你解决学习中工作中所遇到的问题
02-06 34
go实现序列号生成 (附完整源码)
gtech.v用于替代dc下的gtech lib文件-硬件开发代码类资源
05-03
直接替换掉原来dc中的gtech_lib.v，就可以使用实现vivado下的uart等接口综合，亲测可用，原来的原语-----------------------定义是不能综合的
网表中出现SEQGEN的问题
zifeiyu1988的专栏
12-30 4133
今天用DC转Synopsys的IP，发现转出来的网表里有个莫名其妙的\**SEQGEN**\，后来查了一下，原来是转的时候没有link 到library，于是DC就生成了这么个东东。 另外，今天研究了一下vavlog和ncvlog，个人体会两个差不多，一些参数设置不太一样。vavlog更接近行业标准，和synopsys的命令更像一些，看来EDA行业也在逐渐统一呀！ 只不过irun还是一如既往地
DC
卢阳
05-28 1250
<br />      GTECH库(通用布尔逻辑库)是Synopsys公司提供的通用的、独立于工艺的元件库。Synopsys公司提供的综合工具DC把综合分为三个步骤进行synthesis＝translation＋mapping＋optimization。Translation是指把设计的HDL描述转化为GTECH库元件组成的逻辑电路；Mapping是指将GTECH库元件映射到某一特定的半导体工艺库上，此时的电路网表包含了相关的工艺参数。Optimization是根据设计者设<br />定的时延、面积、线负
DC 综合学习笔记
qq_46510490的博客
05-16 3623
项目中涉及到DC综合，以此记录关于DC综合的学习，零零散散的。DC(design complier)是数字IC设计不可或缺的一步，前端和后端工程师都要懂。是Synopsys公司用于做电路综合的核心工具，可以将硬件描述语言（Verilog/HDL）的电路转换为基于工艺库的门级网表。
netlist compile速记
SubwaySparkle
12-31 1127
dc可以读入*.ddc写出*.v; dc指定gtech库可以写出gtechxxx.v; 注意这里用一个纯纯的compiler命令就好，不要加-scan，不要用compiler_ultra，防止跑出SEQGEN之类的幺蛾子。 FPGA吃入gtechxxx.v和synplify库目录下的gtech.v可以综合成FPGA可用的文件。 xilinx库目录下没有找到gtech.v，dc库目录下的gte...
Design Compiler综合出来的网表中出现\**SEQGEN**，解决方案
huaie8586的博客
08-03 1712
Design Compiler综合出来的网表中出现\**SEQGEN**，解决方案
DC综合时将网表展平
qq_36480087的博客
09-30 1219
查阅UG，最终使用如下命令：
巧用RTL原语实现MUX门级映射
i_chip_backend的博客
12-13 2076
RTL primitive：小功能大力量
DC综合时read_verilog报错
dinsh3100的专栏
05-22 1303
DC综合时read_verilog报错
elf文件从原理到实现个人总结
weixin_44232687的博客
11-05 1798
什么是elf文件，或许在校园，你听过，也有学生学过。但是当你步入社会，从事计算机相关的职业，那么你就不得不了解这个东西。本人在初次接触的时候，也是感觉一顿茫然，后来用了一段时间的学习，才初识什么是elf文件，伴随着兴趣，我深入学习了一些，对它的原理有所顿悟。故而我在这里做一份个人总结，希望可以帮到各位看客。
Design compiler
最新发布
xusong666的博客
12-02 511
Multimode 和 UPF mode不是tool mode，Multimod是能够允许通过工具再多种工作条件下工作，比如测试模式和standby模式；DC NXT 和 DC GUI可以同时分析优化这种设计， 它们提供的multicorner-multimode功能提高了DC 和 IC compiler之间的兼容性。去综合你的代码，它提供了对面积、功耗、以及性能的同时优化算法，同时它还可以实现高级延迟和数学运算优化，自动漏电流优化，寄存器retimng （推荐）compile_ultra 会启动。
【9. 结语：无线跳频技术的综合评价】局限性：实施复杂度、硬件要求与频谱资源的竞争
!...# 1. 无线跳频技术概述 无线跳频技术（Frequency Hopping Spread Spectrum, FHSS）是一种在无线通信中广泛使用的频谱扩展技术。它通过在多个频率上快速切换信号，使得无线信号在频域内“跳跃”，从而实现信息传输...
Android 筆記-Linux Kernel SMP (Symmetric Multi-Processors) 開機流程解析 Part(3) Linux 多核心啟動流程從rest_init到ker
热门推荐
軟體勞工.
08-05 1万+
Android 筆記-Linux Kernel SMP  (Symmetric Multi-Processors) 開機流程解析 Part(3) Linux 多核心啟動流程從rest_init到kernel_init與CPU Idle/HotPlug機制     hlchou@mail2000.com.tw by loda. Loda's Blog App BizOrz
DC综合流程
weixin_43249158的博客
03-30 1万+
介绍了Synopsys Design Compiler综合流程，包括设计读入、约束设计、报告查看等。
【DC 综合】Design Complier 使用总结（2）DC 的工作流程
记录学习历程
02-06 2786
定义本设计要综合时的环境，包括设计的工艺参数（温度、制造工艺、电压)、IO 端口属性等。工艺参数是指器件与线网上的延时。在库文件中，包含有对各种不同条件的具体描述，比如WORST（最严苛）BEST（最松弛）TYPICAL （常规）等。通过设置不同的操作条件，可以覆盖到各种不同的情况。IO 端口属性用于设定信号驱动强度。定义芯片所需的内部时钟信号。通常时钟网络在综合过程中是不做处理的，会在后续的布局布线中插入时钟树，减小其时钟偏斜。
关于DC的综合学习（1）—原理基础
熊猫君的专栏
05-20 6255
何谓综合？一言以蔽之就是讲高层次描述转化成门级网表的我
综合DC/RC--要点
mikiah的专栏
08-31 5090
综合的注意事项 Q1.1 需要fix hold吗？ 不需要，hold交由后端去做就好了。 所以综合时，不需要读入min.lib，不用设wc_bc等复杂的选项 Q1.2 综合出来的网表如何验证？ 如RTL做形式验证 gate-sim （网表仿真）。不要用延迟。 不需要从DC输出SDF，因为那个根本不准，而且它也无法保证没有hold违反   Q1.3 如何让DC自动插入clock
DC综合之CDC篇
fgupupup的博客
08-27 1万+
简单的同步器：使用set_clock_groups命令就可以了，或者设置成set_flase_path, 但是对于格雷码的同步不行，false_path的优先级最高，很显然这么做会导致所有跨读写时钟域的路径全部不做时序分析，读写指针和相关控制逻辑也就失去了存在的意义。     之前组内讨论时发现，每回PT工具报出来的STA报告都会有很多异步时钟的path出现violation，这些path...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值