【DC 综合】Design Complier 使用总结（2）DC 的工作流程

目录

1. DC 综合步骤

2. DC 的启动方式

3. DC 的工作流程

3.1 设计文件的书写

3.2 指定工艺库

3.3 读入设计

3.4 定义环境约束条件

3.5 设定设计的约束条件

3.5.1 定义时钟

3.5.2 设定设计规则约束

3.5.3 设定输入/输出延时

3.5.4 面积约束

3.6 优化设计

3.7 分析及解决问题

3.8 保存数据

---

1. DC 综合步骤

综合 = 转化＋逻辑优化＋映射

(Synthesis = Translation + Logic Optimization + Mapping)

逻辑综合一般可以分为三个步骤：

1. 转化（Translation）：将 Verilog、VHDL、SV 描述转换成通用网表 GTECH(Generic Technology) ，它是一种中间格式，可以映射到不同厂家的工艺库(台积电，中芯国际等）。
2. 逻辑优化（Logic Optimization）：根据设定的时延、面积、线负载模型等综合约束条件对电路网表进一步优化的过程。
3. 映射（Mapping）：是指将通用网表 GTECH 库元件映射到目标库中的门级标准单元，如寄存器，与门, 或门等。此时的电路网表包含了相关的工艺参数，如网表（V文件）、延时信息（SDF文件）、约束信息(SDC文件)等。ddc 文件会包含以上文件的信息。

针对 GTECH 网表这里做个更为详细的解释：GTECH（generic tech