vivado在线调试、在线抓波形方法

该文指导读者如何新建并配置ILAIP核,设置信号位宽,编译生成bit文件,下载到FPGA中进行在线波形抓取。通过添加或删除信号,设定触发条件,以及调整显示模式,实现对FPGA内部信号的调试与监控。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

1、进入工程,新建IP核,如图:

2、搜索ila IP核,选择debug 下面这个ILA ,如图:

3、双击进入配置界面,如图:

 4、设置每个信号位宽,比如抓取5个信号,位宽分别1,2,3,4,5,如图

 

 5、点ok确认生成,例化IP核到自己的模块中,复制过去就可以了。

 6、重新编译生成bit文件,然后下载program,选择生成的.ltx文件,这个就是用于在线抓波形的文件。

 7、点击program下载到FPGA,双击ila进入在线抓波形界面,如图:

 

 8、添加或者删除需要抓取的信号,菜单栏的加号和减号,如图:

 9、设置触发条件,菜单栏的加号和减号也是添加或删除信号。

10、点击菜单栏的三角形就可以开始触发抓波形了,如图

11、其他按键介绍

:循环触发,点击这个按钮后会一直触发。

:立即触发,不会判断触发条件,直接无条件触发。

:停止触发。暂停触发。

后面不是必须进行的设置,有兴趣可以了解一下。

12、切换信号显示的进制(默认二进制表示)。点击右键,选择radix,可以切换二进制、8进制、十进制、十六进制、无符号或有符号整数。

 13、更换信号显示颜色选中需要更改的信号,点击鼠标右键,选中signal color,选中自己喜欢的颜色。

 14、切换波形显示样式,切换数字、模拟信号。

 

 15、其他设置:

 学会上面这些,基本上可以简单使用了,haha

### Vivado在线调试概述 Vivado 提供多种方式支持 FPGA 设计中的在线调试功能。通过这些工具,可以在不改变硬件的前提下捕获内部节点信号并分析其行为。 #### 使用ILA IP核进行在线调试 尽管 ILA (Integrated Logic Analyzer) 是一种常用的在线调试手段,但在实际应用中可能存在一些不便之处[^1]。然而,对于初学者来说,了解基本操作仍然是必要的: - 需要在设计中实例化 ILA 核,并指定要监控的目标信号。 - 完成顶层设计后,需确保所选信号已正确连接至 ILA 探针端口。 - 经过综合、实现阶段后生成 `.ltx` 文件,该文件包含了用于在线波形的信息[^2]。 ```verilog // Verilog 代码示例:定义带调试属性的模块输入/输出 module my_design ( input wire clk, output reg [7:0] data_out ); (* mark_debug = "true" *) reg [7:0] internal_signal; always @(posedge clk) begin // ...逻辑处理... end endmodule ``` #### 更便捷的在线调试方案 除了传统的 ILA 方式外,还存在更为简便的方法来实施在线调试过程。例如,在编写 RTL 代码时直接为感兴趣的信号添加 `mark_debug` 属性标记。这样做能够有效避免因手动配置探针带来的繁琐工作量以及可能遇到的问题[^3]。 当采用这种方法时,只需简单修改源码即可完成大部分准备工作;后续流程则与其他常规项目无异——即正常经历综合、布局布线直至最终编程下载设备运行测试程序为止。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值