iic总线

两根线，数据线sda，时钟线scl，接上拉电阻，因为芯片输出端采用漏极开路输出，mos导通输出低电平，关断后电平不定，上拉后可实现线与的功能。是主从机构，一般由主机控制scl线，因为上拉了,所以总线空闲状态就是高电平，所以要控制总线即拉低，释放就是拉高。从机如果因为例如内部中断等原因暂时不能接收，可以将scl拉低，即为暂停传输，从机释放scl后传输继续。sda上的数据变化只可以发生在scl为低电平的时候。sda上的电平在scl为高时必须要保持稳定，为低时才允许变化。发生变化了即意味着开始或结束信号。

时序

主机发送一个start，即拉低sda发送一个0，然后紧接着发送八位的数据，拉低scl的时候是主机把数据放到总线上的过程，即电平变化时间，放好了即释放scl,从机就知道可以读了，即scl被释放时，是从机读数据的时候。发完后，第九个时钟周期，主机释放sda,在scl为高时读sda，读到0即认为收到应答。无应答主机可发停止信号或重新发开始。

写

主机发开始，发七位从机地址加读写控制位(其实读写都是先发一个0)，从机应答，主机发八位从机寄存器地址等应答，发写八位写的数据等应答。主机发停止。

读

在写的基础上，一开始也是从机地址加写控制位（不理解），然后后重新发开始信号加从机地址加1把操作模式改回来，等待应答后，由从机发送数据，发完后第九个时钟周期主机发一个na，即sda为高

好文推荐：http://t.csdnimg.cn/QAoWS