Xilinx DDR3 MIG IP核设计（3）--MIG IP核例程与读写测试（Native接口）

已于 2024-08-06 10:04:57 修改
阅读量2.7w 收藏 261
点赞数 99
分类专栏： FPGA接口与协议 文章标签： fpga verilog ddr DDR3 XILINX
于 2021-12-06 21:09:44 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wuzhikaidetb/article/details/121646652
版权

目录

1、官方例程（example design）

1.1、示例生成步骤

1.2、仿真结果

2、读写测试模块

2.1、Verilog代码

2.1.1、PLL模块

2.1.2、DDR3仿真模型

2.1.3、读写测试模块

2.1.4、顶层模块

2.2、Testbench及仿真结果

2.2.1、Testbench

2.2.2、仿真结果

3、上板验证

3、其他

3.1、可能遇到的问题：

3.1.1、Vivado如何联合modelsim仿真？

3.1.2、使用modelsim仿真DDR3报错Module ‘SIP_PHY_CONTROL‘ is not defined

3.1.3、VIVADO调用 ModelSim一直无响应

3.1.4、app_rdy信号被拉高一段时间后，然后一直为低的问题

3.2、后记

         文章总目录请点这里：《FPGA接口与协议》专栏的说明与导航

1、官方例程（example design）

        在我心中，Xilinx是一家完美的公司（自动忽略vivado编译太慢），技术生态支持实在是做的太好了。Xilinx也知道我们不会用DDR3，所以提供了一个example design给你学习，怎么样？惊不惊喜？意不意外？（实际上，绝大多数的IP Xilinx都提供了example design~~）

        那么接下来就一起学习下官方提供的参考设计呗。

1.1、示例生成步骤

        右击生成的IP核（默认你已经生成了MIG IP核），选择open IP example design，选择好路径后就会

了解本专栏 订阅专栏 解锁全文 超级会员免费看
Xilinx DDR3 MIG IP核设计--汇总导航
孤独的单刀
12-09 2万+
快速上手Xilinx DDR3 IP核----汇总篇
Xilinx DDR3 MIG IP核设计（4）--把MIG IP核的Native接口打包成FIFO（上）
孤独的单刀
12-09 1万+
这篇文章会帮助您：学会如何将Xilinx MIG IP核封装成一个简单易用的类似FIFO的接口。
xilinx_ddr3_mig_x32_400mhz
11-18
xilinx_ddr3_mig_x32_400mhz上板调试通过。
Xilinx 7系列例化MIG IP core DDR3读写
Gdadiao123的博客
02-04 1万+
DDR3读写在工程上多是通过例化MIG，调用生成IPcore的HDL FunctionalModel。DDR读写数据可以用到状态机，后期再添砖加瓦吧，当下先对比一下网上找的一段程序和自己例化后的程序。 另外，仿真了十余分钟，最后的是什么鬼？一头雾水T.T。想着每一次要分析信号要等那么久就难受。 7系列例化MIG IP core DDR3读写" alt="Xilinx 7系列例化MIG IP
006---Xilinx Vivado DDR3 （一）---MIG IP核生成与配置
最新发布
weixin_55949063的博客
12-22 2809
文章为学习记录。以配置AXI4协议接口MIG IP为例，介绍配置过程中各个选项卡的参数。
Xilinx DDR3 —— MIG IP核的读写仿真（APP接口）
XP的博客
02-23 3503
在上一篇中，已经观看了Xilinx官方提供的MIG IP核读写例程仿真波形，本着学习的目的，本篇开始自己编写MIG IP核读写程序，用于驱动MIG IP核进行DDR 3数据的读写。由于没有DDR实物，这里直接借助官方提供的MIG IP核读写例程中的DDR3模拟程序，即直接在Xilinx官方提供的MIG IP核读写例程进行修改。只要掌握用户接口侧的操作时序，并严格遵照时序来编写代码，就能正确实现对 DDR3 的读写操作 生成的IP核DDR3_CONTROL会有两组接口： 一组是Memory interface
Xilinx DDR3 —— MIG IP核的配置（APP接口）
XP的博客
02-23 6254
1. 创建MIG IP核 打开IP Catalog然后搜索mig，如下图所示： 点击next
DDR3的使用（二）利用XILINX MIGIP核（native）读写DDR3
weixin_42306014的博客
07-25 1266
如下图，1处为给ddr3芯片的时钟，我们使用800M，2处comporment表示是芯片颗粒，下拉菜单里有其他选项，表示内存条。然后我们将写入的数据读出来，我们先发出读请求，当rd_burst_data_valid拉高时，表示读取数据有效。可以看到在1处我们发出了wr_burst_req，当wr_burst_data_valid拉高时我们开始往芯片里面写数据，每次数据累加1，直到7f为止。到这里我们就初步完成了读写实验，但是代码逻辑是怎样的，我们后面再分析，进行仿真实验。我们使用的芯片位ddr3。
xilinx ddr3 MIG ip核使用详解
admiraion123的博客
08-12 1万+
DDR3基本内容介绍 1，DDR3简介 DDR3全称double-data-rate 3 synchronous dynamic RAM，即第三代双倍速率同步动态随机存储器。所谓同步，是指DDR3数据的读取写入是按时钟同步的；所谓动态，是指DDR3中的数据掉电无法保存，且需要周期性的刷新，才能保持数据；所谓随机存取，即可以随机操作任一地址的数据；所谓double-data-rate，即时钟的上升沿和下降沿都发生数据传输。 DDR3读取速度是SDRAM的8倍，为什么呢？这里不是太懂，也一直没懂，因
DDR3的使用（四）利用XILINX MIGIP核（native）读写DDR3—IP核信号分析
weixin_42306014的博客
08-01 1290
我们这一节继续结合仿真波形和逻辑分析仪测试波形来分析下MIGIP核的各个信号使用，这里主要说的是用户端的信号，这些信号直接与ip核进行交互，只有正确使用才能按我们的要求来读写数据。1.我们先打开modelsim仿真软件，查看下example的仿真波形：modelsim仿真波形12.通过官方仿真波形我们来做一下初步分析： DDR3读写指令信号。
xilinx调试DDR3经验
04-23
xilinx调试DDR3经验,设计平台基于ISE软件，通过图片及文字说明手把手教会DDR3调试
Xilinx的DDR3的MIG接口仿真
09-08
写了简单的DDR3的MIG接口仲裁仿真工程，供初学者学习使用
DDR3 控制器 MIG IP 详解完整版 （AXI4&Vivado&Verilog）
小王在努力...的博客
04-11 6712
本节主要是介绍 Xilinx DDR 控制器 IP 的创建流程、IP 用户使用接口 AXI 协议介绍和IP 对应的 Example Design 的仿真和上板验证。
《FPGA接口与协议》专栏的说明与导航
热门推荐
孤独的单刀
09-07 16万+
《FPGA接口与协议》专栏的说明与导航（建议阅读）。
Xilinx-- 7系列--DDR3（1）
weixin_41920053的博客
06-18 1548
1调取IP核：使用软件：vivado2018.2 首先在IP Catalog中搜MIG，调出DDR IP核 2.自建仿真 （1）将IP核例化到ddr_drive module ddr3_drive( //system signals input sys_clk_p , input sys_clk_n , input s_rst_n , //DDR3 Interference
Xilinx FPGA平台DDR3设计详解（三）：DDR3 介绍
mengzaishenqiu的博客
12-02 1716
本文介绍一下常用的存储芯片DDR3，包括DDR3的芯片型号识别、DDR3芯片命名、DDR3的基本结构等知识，为后续掌握FPGA DDR3的读写控制打下坚实基础。
Xilinx DDR3的MIG IP信号分析及仿真和上板测试
详解FPGA及硬件电路开发
03-10 3176
文章分析了MIG IP的信号，并通过官方例程进行仿真测试，验证了DDR3的读写操作。介绍了MIG IP的用户接口信号，包括地址、指令、数据和控制信号，以及系统时钟和复位信号。最后，文章在开发板上进行了上板测试，使用ILA抓取读写数据时序，并观察LED指示灯确认了MIG IP的正常工作。
Xilinx官方DDR3调试总结
三岁囍的博客
01-06 3578
xilinx官方DDR3调试总结
评论 325
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

孤独的单刀

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值