用PS控制PL_DDR读写测试

最新推荐文章于 2024-04-14 18:50:19 发布
最新推荐文章于 2024-04-14 18:50:19 发布
阅读量1.5k 收藏 19
点赞数 22
分类专栏： ZYNQ&FPGA实例 文章标签： ZYNQ
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/www_haha__/article/details/136348798
版权

用PS控制PL_DDR读写测试

项目功能：用**PS端**通过AXI4总线来**控制PL端DDR的读写**测试，并且改变测试频率，检测芯片性能。

目的：用PS端方便改写程序，烧录可以节省很多时间。

1.ZYNQ 芯片配置

  • UART1: I/O Configuration -> Low Speed -> I/O Peripherals -> UART1 (MIO24,25)
  • QSPI: I/O Configuration -> Low Speed -> Memory Interfaces -> 选中QSPI选项
  • 取消 pl_resetn0 接口: PS-PL Configuration -> Genaral -> 取消选项 Fabric Reset Enable
  • 启动AXI接口：PS-PL Configuration ->PS-PL Interfaces -> Master Interface -> 勾选 AXI HPM0 FPD,128位
  • Clock Configration 保持默认：33.333MHz
  • DDR Configration 如图所示:

在这里插入图片描述

2. DDR3 IP核配置

  • 频率计算示例：若想获得800M的读写速度，则配置DDR的 Memory Device Interface Speed 时，

    1/（800/2）=2500ps (双边沿读写，所以800/2)

  • 参考输入时钟（Reference Input Clock Speed）: 10000(100MHz)

其余配置如图所示:

在这里插入图片描述

在这里插入图片描述

3. 端口连接

  • 配置完这两个IP核后，选择自动连接。

  • 将DDR3 IP核的sys_rst端口删除.

  • 加入vio，进行以下连接：

​ clk(vio) -> pl_clk0(zynq) ;

​ probe_in0(vio) -> c0_init_calib_complete(ddr3) ;

​ probe_out0(vio) -> sys_rst(ddr3)

Block Design截图:

在这里插入图片描述

  • 添加约束文件（见附录）

  • 生成Bitstream

  • 导出硬件平台（包括bitstream文件）

4.vitis 设计

在创建工程时，选择Zynq MP DRAM tests 选项（平常是选择 Empty Application）

如何找到DDR的起始地址和长度？

在vitis中找到 platform.spr -> 点击Hardware Specification -> ddr3_0

Base Address : 起始地址

High Address : 最高位地址

二者相减+1 即为长度

如图，ddr3地址：

在这里插入图片描述

5.修改main.c

点开src文件，在xmt_main.c文件中进行修改

修改内容：

  1. 第71行

//#define XMT_DDR_MAX_SIZE (XMT_DDR_0_SIZE + XMT_DDR_1_SIZE)
#define XMT_DDR_MAX_SIZE 0x480000000U //ddr3的高地址+1

  1. 第662行 （main 函数里）

StartAddr = 0x400000000U; //ddr3起始地址

结果分析

连接好串口，输入7（读写2GB DDR内存）
程序会用13种读写方式来测试DDR，最后一个数据表示所用的时间（s）

在这里插入图片描述

在这里插入图片描述

可能出现的BUG

  • 工程创建在桌面上/C盘中，在导出XSA文件时可能没有反应
  • 串口连接不稳定（可能会断开连接）
  • 检测芯片的正确放置

  • 静态电流:0.3A
    程序烧录成功电流：0.5A

    串口连接注意方向（若反向，则测试版电流=设置的输入电流；再次连接好串口后，要重新拔插电脑上的串口线）

附录

1.约束文件

注意引出来的端口的名称可能要改

set_property PACKAGE_PIN AK2 [get_ports {ddrx_rtl_0_dq[34]}]
set_property PACKAGE_PIN AK3 [get_ports {ddrx_rtl_0_dq[32]}]
set_property PACKAGE_PIN AL1 [get_ports {ddrx_rtl_0_dq[36]}]
set_property PACKAGE_PIN AK1 [get_ports {ddrx_rtl_0_dq[37]}]
set_property PACKAGE_PIN AL3 [get_ports {ddrx_rtl_0_dqs_p[4]}]
set_property PACKAGE_PIN AL2 [get_ports {ddrx_rtl_0_dqs_n[4]}]
set_property PACKAGE_PIN AN1 [get_ports {ddrx_rtl_0_dq[39]}]
set_property PACKAGE_PIN AM1 [get_ports {ddrx_rtl_0_dq[38]}]
set_property PACKAGE_PIN AP3 [get_ports {ddrx_rtl_0_dq[35]}]
set_property PACKAGE_PIN AN3 [get_ports {ddrx_rtl_0_dq[33]}]
set_property PACKAGE_PIN AK4 [get_ports {ddrx_rtl_0_dq[44]}]
set_property PACKAGE_PIN AK5 [get_ports {ddrx_rtl_0_dq[45]}]
set_property PACKAGE_PIN AN4 [get_ports {ddrx_rtl_0_dq[46]}]
set_property PACKAGE_PIN AM4 [get_ports {ddrx_rtl_0_dq[47]}]
set_property PACKAGE_PIN AN6 [get_ports {ddrx_rtl_0_dqs_p[5]}]
set_property PACKAGE_PIN AP6 [get_ports {ddrx_rtl_0_dqs_n[5]}]
set_property PACKAGE_PIN AP4 [get_ports {ddrx_rtl_0_dq[40]}]
set_property PACKAGE_PIN AP5 [get_ports {ddrx_rtl_0_dq[43]}]
set_property PACKAGE_PIN AM5 [get_ports {ddrx_rtl_0_dq[42]}]
set_property PACKAGE_PIN AM6 [get_ports {ddrx_rtl_0_dq[41]}]
set_property PACKAGE_PIN AL7 [get_ports {ddrx_rtl_0_dq[55]}]
set_property PACKAGE_PIN AL8 [get_ports {ddrx_rtl_0_dq[50]}]
set_property PACKAGE_PIN AK7 [get_ports {ddrx_rtl_0_dq[49]}]
set_property PACKAGE_PIN AK8 [get_ports {ddrx_rtl_0_dq[54]}]
set_property PACKAGE_PIN AN7 [get_ports {ddrx_rtl_0_dqs_p[6]}]
set_property PACKAGE_PIN AP7 [get_ports {ddrx_rtl_0_dqs_n[6]}]
set_property PACKAGE_PIN AK9 [get_ports {ddrx_rtl_0_dq[53]}]
set_property PACKAGE_PIN AJ9 [get_ports {ddrx_rtl_0_dq[48]}]
set_property PACKAGE_PIN AM8 [get_ports {ddrx_rtl_0_dq[51]}]
set_property PACKAGE_PIN AM9 [get_ports {ddrx_rtl_0_dq[52]}]
set_property PACKAGE_PIN AK10 [get_ports {ddrx_rtl_0_dq[60]}]
set_property PACKAGE_PIN AJ10 [get_ports {ddrx_rtl_0_dq[57]}]
set_property PACKAGE_PIN AP9 [get_ports {ddrx_rtl_0_dq[62]}]
set_property PACKAGE_PIN AN9 [get_ports {ddrx_rtl_0_dq[56]}]
set_property PACKAGE_PIN AP11 [get_ports {ddrx_rtl_0_dqs_p[7]}]
set_property PACKAGE_PIN AP10 [get_ports {ddrx_rtl_0_dqs_n[7]}]
set_property PACKAGE_PIN AM10 [get_ports {ddrx_rtl_0_dq[59]}]
set_property PACKAGE_PIN AL10 [get_ports {ddrx_rtl_0_dq[58]}]
set_property PACKAGE_PIN AM11 [get_ports {ddrx_rtl_0_dq[63]}]
set_property PACKAGE_PIN AL11 [get_ports {ddrx_rtl_0_dq[61]}]
set_property PACKAGE_PIN AE1 [get_ports {ddrx_rtl_0_dq[70]}]
set_property PACKAGE_PIN AE2 [get_ports {ddrx_rtl_0_dq[65]}]
set_property PACKAGE_PIN AD1 [get_ports {ddrx_rtl_0_dq[69]}]
set_property PACKAGE_PIN AD2 [get_ports {ddrx_rtl_0_dq[66]}]
set_property PACKAGE_PIN AH1 [get_ports {ddrx_rtl_0_dqs_p[8]}]
set_property PACKAGE_PIN AJ1 [get_ports {ddrx_rtl_0_dqs_n[8]}]
set_property PACKAGE_PIN AF1 [get_ports {ddrx_rtl_0_dq[64]}]
set_property PACKAGE_PIN AF2 [get_ports {ddrx_rtl_0_dq[67]}]
set_property PACKAGE_PIN AH3 [get_ports {ddrx_rtl_0_dq[71]}]
set_property PACKAGE_PIN AG3 [get_ports {ddrx_rtl_0_dq[68]}]
set_property PACKAGE_PIN AF6 [get_ports diff_clock_rtl_0_clk_p]
set_property PACKAGE_PIN AG6 [get_ports diff_clock_rtl_0_clk_n]
set_property PACKAGE_PIN W1 [get_ports {ddrx_rtl_0_dq[3]}]
set_property PACKAGE_PIN W2 [get_ports {ddrx_rtl_0_dq[7]}]
set_property PACKAGE_PIN V1 [get_ports {ddrx_rtl_0_dq[2]}]
set_property PACKAGE_PIN V2 [get_ports {ddrx_rtl_0_dq[1]}]
set_property PACKAGE_PIN Y2 [get_ports {ddrx_rtl_0_dqs_p[0]}]
set_property PACKAGE_PIN Y1 [get_ports {ddrx_rtl_0_dqs_n[0]}]
set_property PACKAGE_PIN AA1 [get_ports {ddrx_rtl_0_dq[5]}]
set_property PACKAGE_PIN AA2 [get_ports {ddrx_rtl_0_dq[4]}]
set_property PACKAGE_PIN AC3 [get_ports {ddrx_rtl_0_dq[0]}]
set_property PACKAGE_PIN AB3 [get_ports {ddrx_rtl_0_dq[6]}]
set_property PACKAGE_PIN U4 [get_ports {ddrx_rtl_0_dq[12]}]
set_property PACKAGE_PIN U5 [get_ports {ddrx_rtl_0_dq[8]}]
set_property PACKAGE_PIN V3 [get_ports {ddrx_rtl_0_dq[9]}]
set_property PACKAGE_PIN V4 [get_ports {ddrx_rtl_0_dq[13]}]
set_property PACKAGE_PIN AB4 [get_ports {ddrx_rtl_0_dqs_p[1]}]
set_property PACKAGE_PIN AC4 [get_ports {ddrx_rtl_0_dqs_n[1]}]
set_property PACKAGE_PIN W4 [get_ports {ddrx_rtl_0_dq[10]}]
set_property PACKAGE_PIN W5 [get_ports {ddrx_rtl_0_dq[15]}]
set_property PACKAGE_PIN AA5 [get_ports {ddrx_rtl_0_dq[11]}]
set_property PACKAGE_PIN Y5 [get_ports {ddrx_rtl_0_dq[14]}]
set_property PACKAGE_PIN AA6 [get_ports {ddrx_rtl_0_dq[16]}]
set_property PACKAGE_PIN AA7 [get_ports {ddrx_rtl_0_dq[21]}]
set_property PACKAGE_PIN Y7 [get_ports {ddrx_rtl_0_dq[19]}]
set_property PACKAGE_PIN Y8 [get_ports {ddrx_rtl_0_dq[23]}]
set_property PACKAGE_PIN AB6 [get_ports {ddrx_rtl_0_dqs_p[2]}]
set_property PACKAGE_PIN AB5 [get_ports {ddrx_rtl_0_dqs_n[2]}]
set_property PACKAGE_PIN W6 [get_ports {ddrx_rtl_0_dq[17]}]
set_property PACKAGE_PIN W7 [get_ports {ddrx_rtl_0_dq[20]}]
set_property PACKAGE_PIN AC8 [get_ports {ddrx_rtl_0_dq[18]}]
set_property PACKAGE_PIN AB8 [get_ports {ddrx_rtl_0_dq[22]}]
set_property PACKAGE_PIN Y9 [get_ports {ddrx_rtl_0_dq[28]}]
set_property PACKAGE_PIN Y10 [get_ports {ddrx_rtl_0_dq[26]}]
set_property PACKAGE_PIN AA12 [get_ports {ddrx_rtl_0_dq[27]}]
set_property PACKAGE_PIN Y12 [get_ports {ddrx_rtl_0_dq[29]}]
set_property PACKAGE_PIN AB9 [get_ports {ddrx_rtl_0_dqs_p[3]}]
set_property PACKAGE_PIN AC9 [get_ports {ddrx_rtl_0_dqs_n[3]}]
set_property PACKAGE_PIN AA10 [get_ports {ddrx_rtl_0_dq[31]}]
set_property PACKAGE_PIN AA11 [get_ports {ddrx_rtl_0_dq[30]}]
set_property PACKAGE_PIN AB10 [get_ports {ddrx_rtl_0_dq[25]}]
set_property PACKAGE_PIN AB11 [get_ports {ddrx_rtl_0_dq[24]}]
set_property PACKAGE_PIN K15 [get_ports ddrx_rtl_0_ras_n]
set_property PACKAGE_PIN K13 [get_ports ddrx_rtl_0_cas_n]
set_property PACKAGE_PIN M13 [get_ports {ddrx_rtl_0_ba[2]}]
set_property PACKAGE_PIN N13 [get_ports {ddrx_rtl_0_ba[1]}]
set_property PACKAGE_PIN N8 [get_ports {ddrx_rtl_0_ba[0]}]
set_property PACKAGE_PIN K10 [get_ports {ddrx_rtl_0_cs_n[0]}]
set_property PACKAGE_PIN L12 [get_ports {ddrx_rtl_0_odt[0]}]
set_property PACKAGE_PIN N9 [get_ports ddrx_rtl_0_we_n]
set_property PACKAGE_PIN P10 [get_ports {ddrx_rtl_0_ck_p[0]}]
set_property PACKAGE_PIN P9 [get_ports {ddr3_ck_n[0]}]
set_property PACKAGE_PIN N11 [get_ports {ddrx_rtl_0_cke[0]}]
set_property PACKAGE_PIN M15 [get_ports {ddrx_rtl_0_addr[0]}]
set_property PACKAGE_PIN K14 [get_ports {ddrx_rtl_0_addr[1]}]
set_property PACKAGE_PIN L13 [get_ports {ddrx_rtl_0_addr[2]}]
set_property PACKAGE_PIN K16 [get_ports {ddrx_rtl_0_addr[3]}]
set_property PACKAGE_PIN L11 [get_ports {ddrx_rtl_0_addr[4]}]
set_property PACKAGE_PIN T8 [get_ports {ddrx_rtl_0_addr[5]}]
set_property PACKAGE_PIN R8 [get_ports {ddrx_rtl_0_addr[6]}]
set_property PACKAGE_PIN N12 [get_ports {ddrx_rtl_0_addr[7]}]
set_property PACKAGE_PIN M11 [get_ports {ddrx_rtl_0_addr[8]}]
set_property PACKAGE_PIN L16 [get_ports {ddrx_rtl_0_addr[9]}]
set_property PACKAGE_PIN L10 [get_ports {ddrx_rtl_0_addr[10]}]
set_property PACKAGE_PIN K12 [get_ports {ddrx_rtl_0_addr[11]}]
set_property PACKAGE_PIN M14 [get_ports {ddrx_rtl_0_addr[12]}]
set_property PACKAGE_PIN L15 [get_ports {ddrx_rtl_0_addr[13]}]
set_property PACKAGE_PIN P12 [get_ports {ddrx_rtl_0_addr[14]}]
set_property PACKAGE_PIN AC2 [get_ports {ddr3_dm[0]}]
set_property PACKAGE_PIN Y4 [get_ports {ddr3_dm[1]}]
set_property PACKAGE_PIN AC7 [get_ports {ddr3_dm[2]}]
set_property PACKAGE_PIN AC12 [get_ports {ddr3_dm[3]}]
set_property PACKAGE_PIN AN2 [get_ports {ddr3_dm[4]}]
set_property PACKAGE_PIN AL6 [get_ports {ddr3_dm[5]}]
set_property PACKAGE_PIN AN8 [get_ports {ddr3_dm[6]}]
set_property PACKAGE_PIN AJ12 [get_ports {ddr3_dm[7]}]
set_property PACKAGE_PIN AH2 [get_ports {ddr3_dm[8]}]

set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[14]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[13]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[12]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[11]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[10]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[9]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[8]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[7]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[6]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[5]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[4]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[3]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[2]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[1]}]
set_property IOSTANDARD SSTL15_DCI [get_ports {ddrx_rtl_0_addr[0]}]

####################################################################################
#Constraints from file : ‘xpm_cdc_gray.tcl’
####################################################################################

set_property IOSTANDARD LVCMOS18 [get_ports pl_clk0_0]

set_property PACKAGE_PIN E20 [get_ports pl_clk0_0]

###########################
#Constraints from file : ‘xpm_cdc_gray.tcl’
####################################################################################

set_property IOSTANDARD LVCMOS18 [get_ports pl_clk0_0]

set_property PACKAGE_PIN E20 [get_ports pl_clk0_0]

set_property PACKAGE_PIN P11 [get_ports ddrx_rtl_0_reset_n]

灵风_Brend
关注
  • 22
    点赞
  • 踩
  • 19
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ZYNQ--PL读写PS端DDR数据
baidu_34971492的博客
04-23 1753
PoE技术的工作原理是在供电设备和接收设备之间进行电力传输的协商，以确保安全可靠的供电。同时，PoE技术还具有一定的电力保护功能，可以在电力超载或短路时自动停止供电，保护设备的安全。PoE供电系统的主要供电特性参数包括电压（典型值为48V）、允许最大电流（550mA）、典型工作电流（10到350mA），以及为供电设备提供的功率等级（最大不超过13W）。PoE供电（Power over Ethernet）是一种技术，它允许通过现有的以太网电缆为设备提供电力，同时该电缆也用于数据的传输。
pl_read_write_ps_ddr_pl端数据交互_plddr_XILINXFPGA_zynqplps_FPGAAXI总线
09-11
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，常常需要将 PL 端的大量数据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，但是各种协议非常麻烦，灵活性也比较差，直接通过 AXI 总线来读写 PS 端 ddr 的数据，这里面涉及到 AXI4 协议，vivado 的 FPGA 调试等。
FPGA学习-PL控制PS端DDR的设计
jk_101的博客
11-27 4469
FPGA设计论坛 2022-09-16 10:15 发表于陕西构建SoC系统，毕竟是需要实现PS和PL间的数据交互，而像上一讲那样PL主机与PL从机之间通过AXI4-Lite总线进行交互有点杀鸡用牛刀了。如果PS与PL端进行数据交互，可以直接设计PL端为从机，PS端向PL端的reg写入数据即可，但是对于图像处理等大数据量的数据交互来说，PL端的BRAM毕竟容量有限，很难用BRAM作为两者间的数据缓存器。对于这样的应用来说，利用DDR3作为PS端与PL端之间交互的数据缓存器是最合适不过的。 1.工程规划再Ze
ps读写ddr3里面的数据 zynq_zedboard如何从PL端控制DDR读写(七)
weixin_30189297的博客
02-28 2480
前面已经详细介绍了从PL端如何用AXI总线去控制DDR的读写，并且从AXI_BRESP的返回值来看，我们也是成功写入了的。但是没有通过别的方式来验证写入的数据的话，总是感觉差了点什么。今天试了一把从PS端直接读取DDR里面的数据，刚好跟PL端写入的一样，这下可以放心的认为我们写入成功了。还是跟前面说的一样，在SDK里面使用hello world的模版就可以了。1、DDR3的地址在mem_demo_...
实现PL和PS端通过ddr3的axi_dma读和写进行数据交互，PS端可通过gpio控制axi_dma读写模块的使能
jpwZNUA的博客
01-20 578
该工程源代码实现了通过ddr3的axi_dma进行PL和PS端的数据交互，并支持PS端通过gpio控制axi_dma读写模块的使能，以及通过axi_lite寄存器配置dma的读写地址范围和数据长度。功能：实现PL和PS端通过ddr3的axi_dma读和写进行数据交互，PS端可通过gpio控制axi_dma读写模块的使能，PS端可通过axi_lite寄存器配置dma的读和写的地址范围或数据长度，PL端的dma写完成后通过中断信号通知PS端。用户可通过该例程比较快速的搭建自己的更丰富的应用，节省您的开发周期。
【实例】ZYNQ实现PL和PS端数据交互的DDR3 AXI_DMA读写功能及中断通知
最新发布
MrXYPuPw的博客
04-14 1614
该工程源代码实现了通过ddr3的axi_dma进行PL和PS端的数据交互，并支持PS端通过gpio控制axi_dma读写模块的使能，以及通过axi_lite寄存器配置dma的读写地址范围和数据长度。功能：实现PL和PS端通过ddr3的axi_dma读和写进行数据交互，PS端可通过gpio控制axi_dma读写模块的使能，PS端可通过axi_lite寄存器配置dma的读和写的地址范围或数据长度，PL端的dma写完成后通过中断信号通知PS端。用户可通过该例程比较快速的搭建自己的更丰富的应用，节省您的开发周期。
ZYNQ7035 PS读写PL端DDR3
代码匠的博客
06-29 2492
【代码】ZYNQ7035 PS读写PL端DDR3。
FPGA基础知识21(PL控制PS端DDR的设计)
时间的诗
05-20 1万+
来自：http://www.eefocus.com/antaur/blog/17-08/423773_0818c.html0.引言构建SoC系统，毕竟是需要实现PS和PL间的数据交互，而像上一讲那样PL主机与PL从机之间通过AXI4-Lite总线进行交互有点杀鸡用牛刀了。如果PS与PL端进行数据交互，可以直接设计PL端为从机，PS端向PL端的reg写入数据即可，但是对于图像处理等大数据量的数据交互...
ZYNQ PS与PL共享DDR
qq_38128961的博客
11-07 9628
平台： 开发板：ZYNQ-7000系列裸板开发 开发环境：vivado hls、vivado、sdk 参考 https://blog.csdn.net/weixin_36474809/article/details/85111550 https://www.csdn.net/link?target_url=http%3A%2F%2Fwww.eefocus.com%2Fanta...
PS和PL共享DDR
wkn_cxy的博客
07-09 3001
PS与PL共享DDR（ZCU102） 从hls到vivado再到Vitis，开发的流程，过程中遇到的困难及解决方案； 本文在SDK中对helloworld进行测试，得到正确的结果，保证硬件平台无误后再开始在SDK中编写功能代码。（PS对DDR的代码在下一篇文章中）.....................
pl_read_ps_ddr_v2.rar
11-09
这些程序可以运行在Zynq的ARM处理器上，控制DDR读写，与FPGA逻辑交互。 6. **调试与验证**：使用Xilinx的Vivado工具进行综合、实现和仿真，确保FPGA逻辑正确工作。同时，通过硬件调试接口（如JTAG或UART）和性能...
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
01-17
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数 据实时送到 PS 端处理，或者将 PS 端处理结果...线来读写 PS 端 ddr 的数据，这里面涉及到 AXI4 协议，vivado 的 FPGA 调试等。
zcu102用PL读写DDR4
07-10
标题“zcu102用PL读写DDR4”涉及的是在Xilinx的ZCU102开发板上，利用可编程逻辑（PL）部分进行DDR4内存的读写操作。这一主题涵盖了许多硬件设计和嵌入式系统的关键概念，包括FPGA、DDR4内存接口、MIG（Memory ...
zynq pl通过axi总线读写ps端ddr，完整程序压缩包
12-28
5. **测试与验证**：编写测试程序，通过PS发起读写请求，检查PL对DDR的读写操作是否正确无误。 6. **调试**：在遇到问题时，使用逻辑分析仪或硬件调试工具进行调试，确保所有接口信号正确。 7. **集成**：将控制器...
usb接口程序设计_「正点原子FPGA连载」第十五章AXI4接口之DDR读写实验
weixin_39974557的博客
11-24 872
1)摘自【正点原子】领航者 ZYNQ 之嵌入式开发指南2)实验平台：正点原子领航者ZYNQ开发板3)平台购买地址：https://item.taobao.com/item.htm?&id=6061601087614)全套实验源码+手册+视频下载:http://www.openedv.com/docs/boards/fpga/zdyz_linhanz.html5)对正点原子FPGA感兴趣的同...
【ZYNQ-7000开发之六】使用PS控制DDR3的读写
RZJMPB的博客
12-25 1万+
本编文章的目的主要用简明的方法对DDR3进行读写，当然这种方式每次读写都需要CPU干预，效率是比较低的，但是这是学习的过程吧。本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证实验的可重现性。 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。本文所使用的开发板是Miz702(兼容zedboard) PC 开发环境版本：Vivado 2015.2 Xilinx SDK
axi ps读写pl_ZC706配置mig读写SODIMM——配置mig核
weixin_39830175的博客
01-09 585
由ug954知，ZC706在PS侧和PL侧都挂载有DDR3,PS侧DDR由4块256Mbx8的DDR芯片拼成，PL侧则是直接挂载了一块SODIMM的DDR3。配置PL侧DDR参考UG586，以及 这个链接1.选择create，和控制器数量2.这一页选择是否要和其他package的芯片兼容3.存储器类型选择界面4.控制配置页面Clock Period：控制器的工作频率，该频率和板子以及DDR芯片有关...
zynq PS端向PL端的DDR3读写数据
热门推荐
yanxiaopan的博客
06-08 1万+
参见我的工程E:\vivado_program\ps_control_pl_ddr3该例程是在ZC706开发板上实现的，在vivado中如下所示：其中mig的配置比较复杂，具体参考文档在如下下载页中下载：https://download.csdn.net/download/yanxiaopan/10467417及xilinx官方文档ug898第五章。在SDK中的程序如下所示：#include &l...
zynq pl读写ps端ddr
06-15
Zynq的PL可以通过AXI接口与PS连接，实现PL读写PS端DDR的功能。具体实现步骤如下: 1. 在Vivado中设计一个Zynq的FPGA流程图，将需要使用的IP核或模块加入进去。 2. 通过AXI GPIO，将外部的信号输入到PL中。这些信号可以来自PS端的DDR内存。 3. 使用AXI DMA IP核来进行数据的传输。在PL中，需要通过AXI协议来访问PS端的DDR内存，并读取或写入指定的数据。 4. 可以使用AXI Interconnect来多路映射数据传输。这个模块可以连接多个IP核，并根据规则来完成数据传输和地址映射。 5. 对于高速数据传输和高吞吐量的情况，可以使用AXI High Performance Bus (HPB) IP核。它可以提高数据传输的速度和可靠性。 在完成以上步骤后，PL就能够读写PS端的DDR内存了。这样可以有效地利用PS和PL的资源，提高系统的整体性能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值