FPGA基础模块(二)：串口

一、原理

二、硬件配置

IO配置：

三、代码实现

module muart_tx
(
	input clk,
	input rst_n,
	output reg uart_tx
);
/******************************************/
parameter    BPS_4800     =    14'd10417,
			 BPS_9600     =    14'd5208,
			 BPS_115200   =    14'd434;//1s 115200bits 对于50MHz的时钟周期，需要计数50e6/115200 per bit
reg [7:0] uart_data;
/******************************************/
//以115200为例
reg [13:0] bps;
re