通用可调UART串口通信协议VHDL代码Quartus仿真

名称：通用可调UART串口通信协议VHDL代码Quartus仿真(文末获取）

软件：Quartus

语言：VHDL

代码功能：

通用可调UART串口通信协议

1、可以调整波特率

2、可以调整数据位长度

3、可以调整停止位长度

4、可以调整校验位长度

5、可以设置奇偶校验

6、支持串口发送和接收

7、具有VHDL和Verilog两个独立工程文件

1. 工程文件(以VHDL工程为例)

2. 程序文件

3. 程序编译

4. RTL图

5. Testbench

6. 仿真图

整体仿真

波特率产生模块

发送模块

接收模块

部分代码展示:

LIBRARY ieee;
   USE ieee.std_logic_1164.all;
   USE ieee.std_logic_unsigned.all;
   USE ieee.std_logic_arith.all;
ENTITY uart_rx IS
   PORT (
      clk                  : IN STD_LOGIC;
      rst_n                : IN STD_LOGIC;
      
      data_len             : IN STD_LOGIC_VECTOR(3 DOWNTO 0);--数据长度-- 5~8
      stop_len             : IN STD_LOGIC_VECTOR(1 DOWNTO 0);--停止位长度-- 1~2
      check_len            : IN STD_LOGIC;--校验位长度-- 0~1
      check_mode           : IN STD_LOGIC;--奇偶-- 0~1
      
      baud16_tick          : IN STD_LOGIC;
      
      uart_rx_buf_wr_en    : OUT STD_LOGIC;--接收使能
      uart_rx_buf_wr_data  : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);--接收数据
      
      uart_rx_err          : OUT STD_LOGIC;
      
      uart_rxd             : IN STD_LOGIC
   );
END uart_rx;
ARCHITECTURE trans OF uart_rx IS
   
--   SIGNAL uart_rxd_sync_r           : STD_LOGIC_VECTOR(2 DOWNTO 0);
   
   SIGNAL uart_rxd_bit_inv          : STD_LOGIC;
   
   SIGNAL Bau16_Tick_shift_r        : STD_LOGIC_VECTOR(1 DOWNTO 0);
   SIGNAL Bau16_Tick_rising         : STD_LOGIC;
   
   SIGNAL state                     : STD_LOGIC_VECTOR(3 DOWNTO 0);
   SIGNAL next_state                : STD_LOGIC_VECTOR(3 DOWNTO 0);
   SIGNAL cnt_baud16_tick           : STD_LOGIC_VECTOR(3 DOWNTO 0);
   SIGNAL cnt_rx_bit                : STD_LOGIC_VECTOR(3 DOWNTO 0);
   
   SIGNAL rx_shift_reg              : STD_LOGIC_VECTOR(8 DOWNTO 0);
   
   SIGNAL rx_check_sum              : STD_LOGIC;
   SIGNAL local_check_sum           : STD_LOGIC;
   SIGNAL uart_rx_buf_wr_data_buf : STD_LOGIC_VECTOR(7 DOWNTO 0);
BEGIN
   -- Drive referenced outputs
   uart_rx_buf_wr_data <= uart_rx_buf_wr_data_buf;--输出接收数据
--   PROCESS (clk)
--   BEGIN
--      IF (clk'EVENT AND clk = '1') THEN
--         uart_rxd_sync_r <= (uart_rxd_sync_r(1 DOWNTO 0) & uart_rxd);--移位
--      END IF;
--   END PROCESS;
   
   PROCESS (clk)
   BEGIN
      IF (clk'EVENT AND clk = '1') THEN
         uart_rxd_bit_inv <= uart_rxd;--同步到时钟下
      END IF;
   END PROCESS;
   
   PROCESS (clk)
   BEGIN
      IF (clk'EVENT AND clk = '1') THEN
         Bau16_Tick_shift_r <= (Bau16_Tick_shift_r(0) & baud16_tick);
      END IF;
   END PROCESS;
   PROCESS (clk)
   BEGIN
      IF (clk'EVENT AND clk = '1') THEN
         if(Bau16_Tick_shift_r = "01")then--检测Bau16_Tick_shift_r上升沿
Bau16_Tick_rising<='1';--上升沿
else
Bau16_Tick_rising<='0';
end if;
      END IF;
   END PROCESS;
   
--状态机
   PROCESS (clk, rst_n)
   BEGIN
      IF ((NOT(rst_n)) = '1') THEN
         state <= "0000";
      ELSIF (clk'EVENT AND clk = '1') THEN
         state <= next_state;
      END IF;
   END PROCESS;
   
   PROCESS (state, uart_rxd_bit_inv, Bau16_Tick_rising, cnt_baud16_tick, data_len, check_len)
   BEGIN
      CASE state IS
         WHEN "0000" =>-- IDLE
            IF ((NOT(uart_rxd_bit_inv)) = '1') THEN
               next_state <= "0001";
            ELSE
               next_state <= state;
            END IF;
         WHEN "0001" =>-- Start
            IF (Bau16_Tick_rising = '1' AND cnt_baud16_tick = "1110") THEN
               next_state <= "1000";
            ELSE
               next_state <= state;
            END IF;
         WHEN "1000" => -- Bit 0
            IF (Bau16_Tick_rising = '1' AND cnt_baud16_tick = "1110") THEN
               next_state <= "1001";
            ELSE
               next_state <= state;
            END IF;
         WHEN "1001" =>-- Bit 1
            IF (Bau16_Tick_rising = '1' AND cnt_baud16_tick = "1110") THEN
               next_state <= "1010";
            ELSE
               next_state <= state;
            END IF;
         WHEN "1010" =>-- Bit 2
            IF (Bau16_Tick_rising = '1' AND cnt_baud16_tick = "1110") THEN
               next_state <= "1011";
            ELSE
               next_state <= state;
            END IF;
         WHEN "1011" =>-- Bit 3
            IF (Bau16_Tick_rising = '1' AND cnt_baud16_tick = "1110") THEN
               IF (data_len > "0101") THEN
                  next_state <= "1100";
               ELSE
                  next_state <= "1111";
               END IF;
            ELSE
               next_state <= state;
            END IF;
         WHEN "1100" =>-- Bit 4
            IF (Bau16_Tick_rising = '1' AND cnt_baud16_tick = "1110") THEN
               IF (data_len > "0110") THEN
                  next_state <= "1101";
               ELSE
                  next_state <= "1111";
               END IF;
            ELSE
               next_state <= state;
            END IF;
         WHEN "1101" =>-- Bit 5
            IF (Bau16_Tick_rising = '1' AND cnt_baud16_tick = "1110") THEN
               IF (data_len > "0111") THEN
                  next_state <= "1110";
               ELSE
                  next_state <= "1111";
               END IF;
            ELSE
               next_state <= state;
            END IF;
         WHEN "1110" =>-- Bit 6
            IF (Bau16_Tick_rising = '1' AND cnt_baud16_tick = "1110") THEN
               next_state <= "1111";
            ELSE
               next_state <= state;
            END IF;
         WHEN "1111" =>-- Bit Last
            IF (Bau16_Tick_rising = '1' AND cnt_baud16_tick = "1110") THEN
               IF (check_len > '0') THEN
                  next_state <= "0111";
               ELSE
                  next_state <= "0110";
               END IF;
            ELSE
               next_state <= state;
            END IF;
         WHEN "0111" =>-- Check
            IF (Bau16_Tick_rising = '1' AND cnt_baud16_tick = "1110") THEN
               next_state <= "0110";
            ELSE
               next_state <= state;
            END IF;
         WHEN "0110" =>-- Stop 1
            IF (Bau16_Tick_rising = '1' AND cnt_baud16_tick = "1110") THEN
               next_state <= "0000";
            ELSE
               next_state <= state;
            END IF;
         WHEN OTHERS =>
            next_state <= "0000";
      END CASE;
   END PROCESS;

源代码

 扫描文章末尾的公众号二维码