数字集成电路设计(五、仿真验证与 Testbench 编写)(二)

本文深入探讨了数字集成电路设计中的信号时间赋值语句,包括时间延迟的语法说明、描述形式,以及边沿触发事件和电平敏感事件的控制。内容涵盖串行、并行、阻塞式和非阻塞式延迟控制,以及各种边沿触发和电平敏感事件的语法格式,强调在FPGA开发中仿真验证的重要性。
摘要由CSDN通过智能技术生成


4. 信号时间赋值语句

  • !!信号赋值语句是硬件描述语言非常重要的一条语句,是对于任意信号形式和实际变量的仿真的一种格式
    在这里插入图片描述
  • 延迟信号的产生再硬件描述语言有俩个大的类型:延迟控制(可以分为串行延迟控制、并行延迟控制、阻塞式延迟控制和非阻塞式延迟控制)和事件控制(可以分为边沿触发事件控制和申平敏感事件控制)。

4.1 时间延迟的语法说明

  • 延时控制可以写成两种形式
    在这里插入图片描述
  • 第一种假如没有行为语句,加一条库语句也是可以的
  • 其中,符号“#”是延迟控制的关键字符,“延迟时间”可以是直接指定的延迟时间量,或者以参数的形式给出。在仿真过程中,所有延迟时间都根据时间单位定义。例如:
    在这里插入图片描述
  • !!控制方式可以分为很多类,但是只要能理解这种意思,选用其中一种都可以写出测试向量,而测试向量的写法在硬件描述语言中是不做硬性规定的,信号波形产生了就可以
    (1)外部延迟控制:时间控制出现在整个过程赋值语句的最左端,也就是出现赋值目标变量的左边的时间控制方式。语法结构和等效如下:
    在这里插入图片描述
    (2)内部延迟控制:过程语中的时间制部还可以出现在“值操作符和“赋值表达式”之间的时间控制方式。语结构和举例:
    在这里插入图片描述

4.2 时间延迟的描述形式

  • 时间延迟的描述形式是指延迟控制的描述形式,分为串行延迟控制、并行延迟控制、阻塞式延迟控制和非阻塞式延迟控制四种形式。
  • 下面以实现两组不同波形的信号为例(图5.4-2中的q0_out 和q1_out)来说明四种不同时间延迟的描述形式。
  • 2
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

普通的晓学生

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值