JESD204B_SystemC_module 设计简介(1)

       本设计致力于用SystemC语言建立JESD024B的协议标准模型，描述JESD204B的所有行为，并且能够保证用户可以通过该JESD204B的SystemC库，进行JESD204B行为的仿真和RTL代码的编写。

设计以最新的版本JESD204B.01(July 2011)为参考，设计根据数据流的传输分为传输层、数据链路层、物理成进行代码的编写，其中JESD204B的模拟特性在本设计中因为无法实现，所以并没有做过多的描述，具体的模拟的细节可以参考有JEDEC发布的标准协议。

       JESD204和JESD204B修订版数据转换器串行接口标准由JEDEC委员会制定，旨在标准化并减少高速数据转换器与FPGA（现场可编程门阵列）等其它器件之间的数据输入/输出数目。更少的互连可简化布局布线，并支持实现更小尺寸的解决方案，同时不影响整体系统性能。这些特性对于克服许多高速ADC应用的系统尺寸和成本限制非常重要，包括无线基础设施（GSM、EDGE、W-CDMA、LTE、CDMA2000、WiMAX、TD-SCDMA）、收发器架构、软件定义无线电、便携式仪器仪表、医疗超声设备、雷达和安全通信等军用/航空应用。

      文档将分别介绍系统的时钟、数据传输层、数据链路层、Deterministic Latency，系统的时钟包括系统中时钟的管理和生成，数据传输层主要完成系统中AD采样数据的映射和组帧，数据链路层主要完成数据流的传输、加扰、编码、同步、纠错，Deterministic Latency作为JESD204B的一个新加入的功能，主要设定系统中中发送器与接收器之间的数据传输的延迟，并保证传输的延迟是固定的。

      文档在介绍各个大模块的基础上，将进一步介绍协议中定义的每一个模块的设计标准，需要注意的问题细节，并在每章的最后介绍该模块在SystemC中的设计和仿真情况。

注意：为了保证文档意思的正确无误的表达，所有的专用名词，将用原有的英文表示。