Verilog学习5——门电路

系列文章目录

Verilog学习1——三目运算符
Verilog学习2——与门(按位与和逻辑与)
Verilog学习3——向量
Verilog学习4——取反与移位运算
Verilog学习5——门电路


一、门电路符号

Verilog语言内置了12个基本门级元件模型,如下图所示。门级元件的输出、输入必须为线网类型(wire)的变量。
在这里插入图片描述

二、门电路逻辑表达式

c = a&b;  //and 与门
c = a|b;  //or  或门
c = ~a;   //not 非门
c = ~(a&b);//nand 与非门
c = ~(a|b);//nor 或非门
c = a^b;   //xor 异或门
c = ~(a^b);//xnor 同或门

三、从真值表到逻辑表达式

从真值表得到最简与或式,根据最简与或式写出Verilog代码,例如:
在这里插入图片描述
由真值表得出与或式:
在这里插入图片描述
写出Verilog代码:

f = ((!x3)&x2)|(x3&x1);
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值