AXI STREAM ,AXIS总线的理解

1，VALID和READY 是所有AXI总线必须有的，VALID是MASTER告诉SLAVE数据已经展现在了总线上了，你可以取走了，而READY则是SLAVE段回复总线，数据已经取走。你可以更新数据了。注意MASTER 只有在设置VLAID之后才检测READY。所有AXI总线都是这个规则，AXIS(AXI STREAM)也不例外。

 

2，AXIS对比AXI FULL 和AXI LITE 特点是： 无地址，有方向。没有地址好理解，有方向并且只是单方向的。是主发给从。一般说到数据流我们说上游和下游，上游是数据的源头，对应AXIS的MASTER，而下游则是接收端是对应AXIS的SLAVE。

 

3，这个AXIS接口主段的读端口，实际就是SHOW AHEAD 的FIFO模式，XILINX 叫做FWFT（首字跌落），就是第一个字出现在总线上，READY充当应答信号，意思说这个已经出现在总线上的数我已经取走了。这种接口很适合在控制端做比较条件的读取逻辑。

 

4，其他的KEEP, USR，LAST等信号，如果有，都是伴随这数据字一起传输的。

 

5，最重要的LAST，标志着一个帧的结束，意思说一同和LAST出现的这个数据字是当前帧最后一个字啦。 我们可以更加实用的理解为：下一个字将是一个帧的第一个字，请确保做好同步啦~

--------------------- 本文来自 mcupro 的CSDN 博客 ，全文地址请点击：https://blog.csdn.net/mcupro/article/details/52795983?utm_source=copy