本文介绍了进位选择加法器的工作原理，它由2个行波进位加法器和1个选择器构成，用于提高加法器的速度。进位选择加法器通过同时计算假定进位为0和1的情况，根据实际进位选择输出，减少了进位延迟。虽然面积成本增加，但速度显著提升。此外，文章还提供了基于Verilog的4比特和16比特进位选择加法器的设计示例。
目录
前期已介绍了行波进位加法器（Ripple Carry Adder, RCA）依赖于低位进位，所以具有超长的进位链和关键路径。对于RCA的改进中，进位选择加法器（Carry Select Adder）是比较特别的一种，鉴于有太多的加法器缩写是CSA，此处使用全称。
一、进位选择加法器
进位选择加法器由2个行波进位加法器和1个选择器构成，其中一个RCA加法器假定进位进位为0，另外一个RCA加法器假定进位为1，其结构如下：
由4个蓝色全加器组成的RCA，假定进位输入c0=0；由4个绿色全加器组成的RCA假定进位输入c0=1。如果来自低级的进位Cin为0，则选择
最低0.47元/天 解锁文章
3380
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
