PCIe 7.0定稿,最快2025下半年正式发布

作为业界广泛采用的高速串行点对点互联标准,PCIe自诞生以来历经多次迭代升级,现已成为CPU、GPU、FPGA、SSD等计算设备间不可或缺的互连桥梁。PCIe 7.0标准更是将数据传输速率提升至令人惊叹的32 GB/s(每通道)。

图片

PCI-SIG在2022年6月的美国开发者大会(US DevCon)上宣布了PCI Express 7.0规范的持续进展。2023年6月发布版本0.3,2024年4月份发布0.5版本。最新进展,PCIe 7.0 ver0.9版本已经开放,算是Final Draft了,不出意外,正式版本SPEC规范也将在2025年内部发布。

图片

尽管PCIe 7.0规范的最终版本预期将在2025年内面世,但由于研发、测试及制造过程中遇到的各种障碍,实际产品可能需要更长时间才能广泛普及。

PCIe 7.0 的关键特性目标
  • 带宽翻倍:

    • PCIe 7.0旨在将PCIe 6.0的传输速率(64 GT/s)提升一倍至128 GT/s的原始比特率,并通过x16配置提供高达512 GB/s的双向传输速度。这代表了数据吞吐量的一次重大飞跃,对于需要处理大量数据的应用至关重要。

  • 采用PAM4信号技术:

    • 继续使用并优化自PCIe 6.0引入的Pulse Amplitude Modulation with 4 levels (PAM4)信号技术,该技术允许每个时钟周期编码两个数据位,从而有效地提高了数据传输效率。

  • 关注通道参数和可达性:

    • 在设计中注重物理层的通道性能,确保信号在更长距离上的完整性,这对于数据中心内部的互联尤其重要。

  • 持续提供低延迟和高可靠性:

    • 确保数据传输不仅速度快,而且延迟极低、可靠性极高,这对实时应用如人工智能/机器学习(AI/ML)和云计算等非常重要。

  • 提高能效:

    • 随着设备性能的增强,能效问题变得越来越关键。PCIe 7.0致力于减少能源消耗,使数据中心和其他高性能计算环境更加环保和经济。

  • 保持向后兼容性:

    • 尽管引入了许多新技术,但PCIe 7.0仍然支持所有先前版本的PCIe技术,这意味着现有硬件投资可以得到保护,同时也能平滑过渡到新一代标准。

扩展阅读:

OBJECTIVE OF THE SPECIFICATION.................................................................................... 27 DOCUMENT ORGANIZATION ................................................................................................ 27 DOCUMENTATION CONVENTIONS...................................................................................... 28 TERMS AND ACRONYMS........................................................................................................ 29 REFERENCE DOCUMENTS...................................................................................................... 36 1. INTRODUCTION ................................................................................................................ 37 1.1. A THIRD GENERATION I/O INTERCONNECT ................................................................... 37 1.2. PCI EXPRESS LINK......................................................................................................... 39 1.3. PCI EXPRESS FABRIC TOPOLOGY .................................................................................. 41 1.3.1. Root Complex........................................................................................................ 41 1.3.2. Endpoints .............................................................................................................. 42 1.3.3. Switch.................................................................................................................... 45 1.3.4. Root Complex Event Collector.............................................................................. 46 1.3.5. PCI Express to PCI/PCI-X Bridge........................................................................ 46 1.4. PCI EXPRESS FABRIC TOPOLOGY CONFIGURATION....................................................... 46 1.5. PCI EXPRESS LAYERING OVERVIEW.............................................................................. 47 1.5.1. Transaction Layer................................................................................................. 48 1.5.2. Data Link Layer .................................................................................................... 48 1.5.3. Physical Layer ...................................................................................................... 49 1.5.4. Layer Functions and Services............................................................................... 49 2. TRANSACTION LAYER SPECIFICATION ..................................................................... 53 2.1. TRANSACTION LAYER OVERVIEW.................................................................................. 53 2.1.1. Address Spaces, Transaction Types, and Usage................................................... 54 2.1.2. Packet Format Overview ...................................................................................... 56 2.2. TRANSACTION LAYER PROTOCOL - PACKET DEFINITION............................................... 58 2.2.1. Common Packet Header Fields ............................................................................ 58 2.2.2. TLPs with Data Payloads - Rules ......................................................................... 61 2.2.3. TLP Digest Rules .................................................................................................. 65 2.2.4. Routing and Addressing Rules .............................................................................. 65 2.2.5. First/Last DW Byte Enables Rules........................................................................ 69 2.2.6. Transaction Descriptor......................................................................................... 71 2.2.7. Memory, I/O, and Configuration Request Rules................................................... 77 2.2.8. Message Request Rules......................................................................................... 83 2.2.9. Completion Rules.................................................................................................. 97 2.2.10. TLP Prefix Rules ................................................................................................. 100 2.3. HANDLING OF RECEIVED TLPS.................................................................................... 104
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

古猫先生

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值