hdlbits系列verilog解答（Kmap1）-72

---

一、问题描述

实现下面卡诺图描述的电路。

在编码它前先对卡诺图做简化。可尝试和之积和积之和两种方式。

模块声明
module top_module(
input a,
input b,
input c,
output out );

思路：考虑左上角的一项，₍a & ~b & ~c)

---

二、verilog源码

module top_module(
    input a,
    input b,
    input c,
    output out  )