我的VHDL学习笔记（4）

最新推荐文章于 2023-06-18 15:01:33 发布
最新推荐文章于 2023-06-18 15:01:33 发布
阅读量2.3k 收藏 4
点赞数
分类专栏： 芯路 文章标签： signal integer vector library buffer 存储
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jg24/article/details/549142
版权
本文介绍了VHDL中integer类型的取值范围和处理方式，以及signal作为内部节点的特性。讲解了算术运算、变量、信号与常量的区别，并探讨了同步异步信号的概念。通过示例展示了信号赋值的并行执行和时序行为，揭示了HDL描述硬件行为的特点。
摘要由CSDN通过智能技术生成
  • q : bufferr integer rang 15 dwonto 0   -- 定义q为buffer类型的端口，此端口的数据类型为integer，此整数的取值范围是从15到0。

注：

1.integer 的取值可用符号的32位2进制数表示。

2.需要注意的是，VHDL仿真器将integer类型作为有符号数处理，而VHDL综合器则将integer作为无符号数处理。而且VHDL综合器要求必须使用rang子句为所定义的数限定范围，然后根据所限定的范围来确定此信号或变量的2进制的位数，因为VHDL综合器无法综合未限定范围的恶整数类型的信号和变量。

3.整数在表达式中不加引号，而逻辑数必须加引号，一位的加单引号，一位以上的加双引号。

4.natural,positive 为integer的子类型。

  •  关于signal

signal可作为内部的节点，这就决定它不需要像端口那样定义模式，即数据i流动不受方向限制，可用来建立寄存器等。

  • 关于算数运算

VHDL规定加减等算数操作符对应的操作数只能是integer，而当不同数据类型间运算操作的时候就要调用运算符重载函数 ieee库中的std_logic_unsigned程序包中，其中预定义的操作符有+、-、*、=、>=、<=、>、<、/=、and、mod等,用法如下：</

最低0.47元/天 解锁文章
jg24
关注
专栏目录
VHDL语法学习笔记：一文掌握VHDL语法
08-12 2万+
今天给大侠带来FPGA 之 VHDL 语法学习笔记，话不多说，上货。 VHDL语法学习笔记 一、VHDL简介 1.1 VHDL 的历史 VHDL 的 英 文 全 名 是 Very-High-Speed Integrated Circuit Hardware DescriptionLanguage，诞生于 1982 年。 1987 年底，VHDL 被 IEEE 和美国国防部确认为标准硬件描述语言。自 IEEE 公布了 VHDL 的标准版本 IEEE-1076（简称 87 版）...
十进制计数器vhdl
12-27
查看文章 VHDL十进制计数器2009-07-14 16:28library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity count10 is port (clk:in std_logic; f:buffer integer range 0 to 15; cout:out std_logic); end; architecture aa of count10 is begin process(clk) begin if falling_edge(clk) then if f=9 then f<=0; cout<='1'; else f<=f+1; end if; else null; end if; end process; end;
VHDL硬件描述语言（三）——基本数据对象和数据类型
zy010101博客
03-09 8655
VHDL是一种强类型的语言，它不允许不同数据类型之间的相互赋值。如果想在不同数据类型之间进行赋值则需要调用函数来完成。 在VHDL语言里，基本数据对象有三种：常量，变量以及信号。 常量 常量就是常数，它的数值不能更改。它必须初始化。它的一般定义格式如下： CONSTANT 常量名:数据类型 := 表达式; --表达式是用来初始化常量的 变量 变量的格式如下： VARIABL...
VHDL的数据类型
qhs的博客
05-27 1万+
一、标量 1、整型 整型类型定义了一种在特定整数范围内取值的类型，包括正整数、负整数和零。VHDL标准库提供了一个预定义整型数据类型-integer。integer取值范围是-214748647~214748647，也就是32位的二进制数。在实际设计中，综合工具会将没有越苏的整型看成32位无符号数处理，仿真中可使用符号数。 整型数字的表示： 十进制数： 1000012 0 -12 12_102_125--------下划线不影响值得大小，只增加数值的可能性。 其他进制的数： 16#D12-------相当于
VHDL 运算符及类型转换函数
qq_25749155的博客
03-06 7911
一. 运算符 二. 类型转换函数
VHDL语言学习笔记
08-19
VHDL（VHSIC Hardware Description ...VHDL学习笔记中的"vhdl学习笔记.htm"可能包含了对这些概念的详细解释和实例分析，而"vhdl学习笔记.files"可能是相关的代码示例或者补充资料，可以帮助你更全面地理解和掌握VHDL。
VHDL学习笔记
shrekkkk的博客
04-26 278
VHDL学习笔记 Verilog元素 VHDL元素 VHDL用法 备注 module entity entity xx is port(a:in <type>; b : out <type>)； end entity xx; 用于声明一个模块，模块名字与文件名要一致，用于定义外部表象 模块体 architecture architecture yy of xx is begin end architecture yy； 用于描述一个模块的主体，其中可以包括p
vhdl.rar_vhdl_vhdl学习
09-20
描述中提到的“基于VHDL的学习笔记练习”，暗示了这个压缩包可能包括了作者在学习过程中整理的笔记，这些笔记可能涵盖了VHDL的基础知识，如数据类型、运算符、结构体、进程等，同时还有练习题，帮助学习者通过实践来...
VHDL学习笔记（一）
m0_63137338的博客
12-11 514
VHDL基本框架 VHDL由实体和结构体组成 实体描述电路器件的外部情况和各信号端口的基本性质。 结构体描述电路器件的内部逻辑功能和电路结构。 ENTITY mux21a IS --实体，mux21a为实体名； PORT(a,b,s : IN BIT; --BIT数据类型只有0和1； y : out bIT ); END ENTITY mux21a； ARCHITECTURE bhy OF mux21a IS
VHDL语法入门 （二） 数据类型
EfunStudy的博客
06-18 4730
-用户定义整数--用户定义的整数子集--用户定义的自然数--用户定义枚举类型--用户定义的std_logic--用户定义的bit_logic数据类型--range表示取值范围没有约束，natural range表示数据值约束在自然数范围--枚举数据类型，常用于有限状态机通常枚举类型的数据会自动进行编码，除非用户进行了特别声明。
无符号定点数加法运算的VHDL描述
小柚子的博客
11-12 564
无符号定点数加法运算的VHDL描述 使用VHDL描述定点运算时添加运算支持的详细步骤 定位到Xilinx的安装路径下，然后找到 D:\Xilinx\Vivado\2021.1\scripts\rt\data 在该目录下，找到fixed_pkg_2008.vhd文件，并将其复制到设计目录中。 2. 在当前的设计工程中，将其复制到当前工程设计目录中 3. 在Sourecs窗口中，找到并单击Libraries标签。在该标签页下，单击fixed_pkg_2008.vhd文件。在下面的Source Fil
VHDL语言基础-组合逻辑电路-加法器
vizio.blog.csdn.net
02-09 3151
VHDL语言基础-组合逻辑电路-加法器
VHDL语法入门 （三） 运算操作符与属性
最新发布
EfunStudy的博客
06-18 7224
首先进行声明，然后进行属性描述，格式如下--属性声明--属性描述...--属性调用，返回值为3对于type state is (idle,forward,backward,stop)；前面我们介绍过通常枚举类型的数据会自动进行编码，除非用户进行了特别声明。例如上述state类型中，“00”表示第一个状态（idle），“01”表示第二个状态（forward），“10”表示第三个状态（backward），“11”表示第三个状态（stop）。通过用户自定义属性，可以改变默认的编码次序。
VHDL硬件描述语言（六）VHDL案例
m0_56451176的博客
11-12 3708
几个常见VHDL程序源码
基于VHDL的具有自动乐曲演奏功能的电子琴设计
热门推荐
zhiliu的专栏
09-12 3万+
具有自动乐曲演奏功能的电子琴设计 先给出设计结果视频链接:具有自动乐曲演奏功能的电子琴-视频实录 优酷：具有自动乐曲演奏功能的电子琴-视频实录 再给出完整文档和工程代码链接:基于VHDL的具有自动乐曲演奏功能的电子琴设计 本文为本人于2012年下学期做的EDA数字系统设计，文章详细介绍了“具有自动乐曲演奏功能的电子琴”的FPGA设计原理与...
怎么往integer型数组添加数据_VHDL中的数据类型用法和类型转换
weixin_39594296的博客
11-20 1401
//VHDL[数据类型]在VHDL中，必须在信号声明（信号），变量声明（变量）和常量声明（constant）的所有情况下指定数据类型。如果此类型不同，则诸如赋值之类的表达式将作为错误翻转。VHDL不仅具有多种类型的数据，还可以自己创建新类型。此外，还有在这些不同类型之间转换的函数。[VHDL的标准类型]//下表中的类型是VHDL标准预先提供的， [用户定义类型]　用户可以定义新的数据类型。那时，使...
integer综合分析
FireBird的专栏
02-06 1396
大多数的矢量类型（reg或者net）都被默认当做无符号数。integer和real是个例外，它们被默认为当做有符号数。通常，real类型是不可综合的。     假设在没有溢出的情况下，不管是无符号数还是有符号数，它们都是二进制的一串数值而已；而当这个值被当做某种类型比较时：又符号数的MSB被用来表示这个数字的符号，而无符号数的MSB则是位权最高的那一位。无论采用什么样的二进制格式，一个无符号数永
VHDL学习2
润泽海色的博客
08-08 1213
关于VHDL语言的学习 一．一个系统用VHDL描述，整体上包括库，程序包，实体和结构体。 实体：就是整个系统，如果给整个系统取个名字的话，那么这个名字就是实体名。实体描述有固定的语句： entity 实体名  is                            Port（端口表）；                          end 实体名； 结构体：就是描述实体所完成的
VHDL数据类型
WTT_1988的专栏
03-03 2891
VHDL数据类型 VHDL是一种强数据类型语言。 要求设计实体中的每一个常数、信号、变量、 函数以及设定的各种参量都必须具有确定的数据类 型，并且相同数据类型的量才能互相传递和作用。 VHDL数据类型分为四大类： 1标量类型（SCALAR TYPE）； 2复合类型（COMPOSITE TYPE
小数分频器vhdl实现_VHDL学习笔记（1）
05-26
小数分频器是一种常见的电路，能够将输入时钟信号分频为一个小于1的分数。VHDL是硬件描述语言，可以用于设计数字电路。下面是一个小数分频器的VHDL实现。 ```vhdl library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; entity Fractional_Divider is Port ( CLK_IN : in STD_LOGIC; CLK_OUT : out STD_LOGIC; EN : in STD_LOGIC; RST : in STD_LOGIC; N : in UNSIGNED(9 downto 0); D : in UNSIGNED(9 downto 0)); end Fractional_Divider; architecture Behavioral of Fractional_Divider is signal counter : UNSIGNED(9 downto 0) := (others => '0'); signal div : UNSIGNED(19 downto 0) := (others => '0'); signal clk_div : STD_LOGIC := '0'; begin process (CLK_IN, RST) begin if (RST = '1') then counter <= (others => '0'); div <= (others => '0'); clk_div <= '0'; elsif rising_edge(CLK_IN) then if (EN = '1') then counter <= counter + 1; if (counter = (D - 1)) then counter <= (others => '0'); div <= div + N; clk_div <= not clk_div; end if; end if; end if; end process; CLK_OUT <= clk_div; end Behavioral; ``` 这个小数分频器的输入是一个时钟信号`CLK_IN`，还有一个使能信号`EN`和复位信号`RST`。输出是分频后的时钟信号`CLK_OUT`。`N`和`D`分别是分子和分母，用于计算分数。 在`process`中，首先根据复位信号清空计数器和除数寄存器以及分频后的时钟信号。然后在时钟上升沿触发时，如果使能信号为1，则将计数器加1。当计数器计数到D-1时，说明经过了D个时钟周期，需要对除数寄存器加上分数N，并将计数器清零。同时，分频后的时钟信号取反。 最后将分频后的时钟信号赋值给输出端口`CLK_OUT`即可。 这是一个简单的小数分频器的VHDL实现。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值