我的VHDL学习笔记（4）

最新推荐文章于 2022-12-08 01:05:06 发布
最新推荐文章于 2022-12-08 01:05:06 发布
阅读量2.4k 收藏 4
点赞数
分类专栏： 芯路 文章标签： signal integer vector library buffer 存储
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jg24/article/details/549142
版权
本文介绍了VHDL中integer类型的取值范围和处理方式，以及signal作为内部节点的特性。讲解了算术运算、变量、信号与常量的区别，并探讨了同步异步信号的概念。通过示例展示了信号赋值的并行执行和时序行为，揭示了HDL描述硬件行为的特点。
摘要由CSDN通过智能技术生成
  • q : bufferr integer rang 15 dwonto 0   -- 定义q为buffer类型的端口，此端口的数据类型为integer，此整数的取值范围是从15到0。

注：

1.integer 的取值可用符号的32位2进制数表示。

2.需要注意的是，VHDL仿真器将integer类型作为有符号数处理，而VHDL综合器则将integer作为无符号数处理。而且VHDL综合器要求必须使用rang子句为所定义的数限定范围，然后根据所限定的范围来确定此信号或变量的2进制的位数，因为VHDL综合器无法综合未限定范围的恶整数类型的信号和变量。

3.整数在表达式中不加引号，而逻辑数必须加引号，一位的加单引号，一位以上的加双引号。

4.natural,positive 为integer的子类型。

  •  关于signal

signal可作为内部的节点，这就决定它不需要像端口那样定义模式，即数据i流动不受方向限制，可用来建立寄存器等。

  • 关于算数运算

VHDL规定加减等算数操作符对应的操作数只能是integer，而当不同数据类型间运算操作的时候就要调用运算符重载函数 ieee库中的std_logic_unsigned程序包中，其中预定义的操作符有+、-、*、=、>=、<=、>、<、/=、and、mod等,用法如下：</

最低0.47元/天 解锁文章
jg24
关注
专栏目录
VHDL语法学习笔记：一文掌握VHDL语法
08-12 2万+
今天给大侠带来FPGA 之 VHDL 语法学习笔记，话不多说，上货。 VHDL语法学习笔记 一、VHDL简介 1.1 VHDL 的历史 VHDL 的 英 文 全 名 是 Very-High-Speed Integrated Circuit Hardware DescriptionLanguage，诞生于 1982 年。 1987 年底，VHDL 被 IEEE 和美国国防部确认为标准硬件描述语言。自 IEEE 公布了 VHDL 的标准版本 IEEE-1076（简称 87 版）...
VHDL的数据类型
qhs的博客
05-27 1万+
一、标量 1、整型 整型类型定义了一种在特定整数范围内取值的类型，包括正整数、负整数和零。VHDL标准库提供了一个预定义整型数据类型-integer。integer取值范围是-214748647~214748647，也就是32位的二进制数。在实际设计中，综合工具会将没有越苏的整型看成32位无符号数处理，仿真中可使用符号数。 整型数字的表示： 十进制数： 1000012 0 -12 12_102_125--------下划线不影响值得大小，只增加数值的可能性。 其他进制的数： 16#D12-------相当于
十进制计数器vhdl
12-27
查看文章 VHDL十进制计数器2009-07-14 16:28library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity count10 is port (clk:in std_logic; f:buffer integer range 0 to 15; cout:out std_logic); end; architecture aa of count10 is begin process(clk) begin if falling_edge(clk) then if f=9 then f<=0; cout<='1'; else f<=f+1; end if; else null; end if; end process; end;
VHDL硬件描述语言（三）——基本数据对象和数据类型
zy010101博客
03-09 8784
VHDL是一种强类型的语言，它不允许不同数据类型之间的相互赋值。如果想在不同数据类型之间进行赋值则需要调用函数来完成。 在VHDL语言里，基本数据对象有三种：常量，变量以及信号。 常量 常量就是常数，它的数值不能更改。它必须初始化。它的一般定义格式如下： CONSTANT 常量名:数据类型 := 表达式; --表达式是用来初始化常量的 变量 变量的格式如下： VARIABL...
VHDL 运算符及类型转换函数
qq_25749155的博客
03-06 8103
一. 运算符 二. 类型转换函数
基于VHDL的具有自动乐曲演奏功能的电子琴设计
热门推荐
zhiliu的专栏
09-12 3万+
具有自动乐曲演奏功能的电子琴设计 先给出设计结果视频链接:具有自动乐曲演奏功能的电子琴-视频实录 优酷：具有自动乐曲演奏功能的电子琴-视频实录 再给出完整文档和工程代码链接:基于VHDL的具有自动乐曲演奏功能的电子琴设计 本文为本人于2012年下学期做的EDA数字系统设计，文章详细介绍了“具有自动乐曲演奏功能的电子琴”的FPGA设计原理与...
VHDL语言学习笔记
08-19
VHDL（VHSIC Hardware Description ...VHDL学习笔记中的"vhdl学习笔记.htm"可能包含了对这些概念的详细解释和实例分析，而"vhdl学习笔记.files"可能是相关的代码示例或者补充资料，可以帮助你更全面地理解和掌握VHDL。
VHDL学习笔记
shrekkkk的博客
04-26 294
VHDL学习笔记 Verilog元素 VHDL元素 VHDL用法 备注 module entity entity xx is port(a:in <type>; b : out <type>)； end entity xx; 用于声明一个模块，模块名字与文件名要一致，用于定义外部表象 模块体 architecture architecture yy of xx is begin end architecture yy； 用于描述一个模块的主体，其中可以包括p
vhdl.rar_vhdl_vhdl学习
09-20
描述中提到的“基于VHDL的学习笔记练习”，暗示了这个压缩包可能包括了作者在学习过程中整理的笔记，这些笔记可能涵盖了VHDL的基础知识，如数据类型、运算符、结构体、进程等，同时还有练习题，帮助学习者通过实践来...
VHDL学习笔记（一）
m0_63137338的博客
12-11 529
VHDL基本框架 VHDL由实体和结构体组成 实体描述电路器件的外部情况和各信号端口的基本性质。 结构体描述电路器件的内部逻辑功能和电路结构。 ENTITY mux21a IS --实体，mux21a为实体名； PORT(a,b,s : IN BIT; --BIT数据类型只有0和1； y : out bIT ); END ENTITY mux21a； ARCHITECTURE bhy OF mux21a IS
【VHDL】3 GENERIC语句 和 INTEGER类型
m0_55251293的博客
12-08 3040
记录学习的过程，顺便期末复习一下。 仿真波形
VHDL有符号比较器
weixin_40186037的博客
10-11 2131
功能： a,b输入8位有符号数；x1，x2，x3输出结果，若a>b，输出100；若a<b输出001,a=b输出010。 代码实现： sign_compare.vhd ------------------------------------------------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD...
VHDL数据类型转换
yqq654101的博客
03-04 3466
std_logic_vector 是标准逻辑矢量,定义的是长度大于1的变量，需要确定赋值方向 （n downto 0） o （0 to n）。 std_logic 是长度为1的逻辑 与bit 相似，只是 bit 只能是'0 ’和'1‘ 而 std_logic有以下九种状态：U'——初始值，'X'——不定，'0'——0，'1'——1，'Z'——高阻，'W'——弱信号不定，'L'——弱信号0，'H'—...
VHDL入门笔记
Runningsail的博客
11-06 3587
一，STD_ULOGIC和STD_LOGIC的区别：        std_ulogic是个枚举类型，有9个值。而STD_LOGIC是std_ulogic类型的决断子类型，除了具有std_ulogic类型的9个值之外，还包含决断函数。如果在硬件设计中不出现“线与”的话，两者没什么区别，但如果有”线与“现象，则STD_LOGIC类型可以通过决断函数来判定信号值，而std_ulogic类型则无法处理...
FPGA学习-VHDL和Verilog中数组定义、初始化、赋值方法
jk_101的博客
11-28 9609
赋值源：赋值源是赋值的主体，它可以是一个数值，也可以是一个逻辑或运算表达式。方法：实际应用里，通常需要在上电复位过程中对变量进行初始化，如果数组个数少时，直接赋初始值即可，但是数组个数多时，可以用循环实现赋值,通常的循环语句有FOR LOOP和WHILE LOOP。VHDL和Verilog数组的定义、初始化、赋值的方法不只一种，以下是本人常用的方法，可能不是最方便的，但是比较好理解，文中包含了源代码和modelsim仿真，供大家参考学习。可以直接赋值，如果变量为矢量时，需要将矢量转为整型。
VHDL数据类型的转换
左超
02-24 1万+
在VHDL程序中,不同类型的对象不能代入,因此要进行类型转换.类型转换的方法有:(1)类型标记法.用类型名称来实现关系密切的标量类型之间的转换.例如: VARIABLE x:INTEGER;VARIABLE y:REAL;使用类型标记(即类型名)实现类型转换时,可采用赋值语句:x :=INTEGER(y); y :=REAL(x).(2)类型函数法.VHDL程序包中提供了多种转换函数,使得某些类型
Buffer(缓冲器)
smile_team的博客
09-29 2709
Buffer(缓冲器) 源码 'use strict'; const { Array, ArrayIsArray, Error, MathFloor, MathMin, MathTrunc, NumberIsNaN, NumberMAX_SAFE_INTEGER, NumberMIN_SAFE_INTEGER, ObjectCreate, ObjectDefineProperties, ObjectDefineProperty, ObjectGetOwn
VHDL赋值语句
行舟人的博客
08-17 1万+
VHDL赋值语句
小数分频器vhdl实现_VHDL学习笔记（1）
最新发布
05-26
小数分频器是一种常见的电路，能够将输入时钟信号分频为一个小于1的分数。VHDL是硬件描述语言，可以用于设计数字电路。下面是一个小数分频器的VHDL实现。 ```vhdl library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; entity Fractional_Divider is Port ( CLK_IN : in STD_LOGIC; CLK_OUT : out STD_LOGIC; EN : in STD_LOGIC; RST : in STD_LOGIC; N : in UNSIGNED(9 downto 0); D : in UNSIGNED(9 downto 0)); end Fractional_Divider; architecture Behavioral of Fractional_Divider is signal counter : UNSIGNED(9 downto 0) := (others => '0'); signal div : UNSIGNED(19 downto 0) := (others => '0'); signal clk_div : STD_LOGIC := '0'; begin process (CLK_IN, RST) begin if (RST = '1') then counter <= (others => '0'); div <= (others => '0'); clk_div <= '0'; elsif rising_edge(CLK_IN) then if (EN = '1') then counter <= counter + 1; if (counter = (D - 1)) then counter <= (others => '0'); div <= div + N; clk_div <= not clk_div; end if; end if; end if; end process; CLK_OUT <= clk_div; end Behavioral; ``` 这个小数分频器的输入是一个时钟信号`CLK_IN`，还有一个使能信号`EN`和复位信号`RST`。输出是分频后的时钟信号`CLK_OUT`。`N`和`D`分别是分子和分母，用于计算分数。 在`process`中，首先根据复位信号清空计数器和除数寄存器以及分频后的时钟信号。然后在时钟上升沿触发时，如果使能信号为1，则将计数器加1。当计数器计数到D-1时，说明经过了D个时钟周期，需要对除数寄存器加上分数N，并将计数器清零。同时，分频后的时钟信号取反。 最后将分频后的时钟信号赋值给输出端口`CLK_OUT`即可。 这是一个简单的小数分频器的VHDL实现。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值