FPGA第八篇:运算符、赋值语句和结构说明语句

本文探讨了Verilog中的运算符,重点介绍了赋值语句的非阻塞(<=)和阻塞(=)赋值,并讨论了顺序块的执行特点。文章通过与C语言对比,解释了在Verilog中为何使用块名,并提到了D触发器的相关知识。
摘要由CSDN通过智能技术生成

第四章——《运算符、赋值语句和结构说明语句》


一、概念

1、逻辑运算符(&&、||、!)

2、关系运算符(<、<=、>、>=)

3、等式运算符(==、!=、===、!==)

4、移位运算符(>>、<<)

注:a、这两种移位运算符都用0来填补移出的空位 

b、左移几位就在末尾加几个0,右移位数不变

5、位拼接运算符

6、缩减运算符

注:a、单目运算符

b、第一步将操作数的第一位与第二位进行与或非;第二步将运算结果与第三位进行与或非,以此类推,直至最后一位

7、赋值语句和块语句

(1)赋值语句

a、非阻塞赋值(b <= a)

说明一:在语句块中,上面语句所赋的变量值不能立即就为下面的语句所用

说明二:块结束后才能完成这次赋值操作,而所赋的变量值是上一次赋值得到的

说明三:在编写可综合的时序逻辑模块时,这是最常用的赋值方法

b、阻塞赋值(b = a)

说明一:赋值语句执行完后,块才结束

说明二:b的值在赋值语句执行完后立刻就改变的

说明三:在时序逻辑中使用时,可能会产生意想不到的结果

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值