《数字电子技术基础》3.1 门电路概述、3.2 半导体二极管门电路

前言

《数字电子技术基础》第3.1和3.2节的学习笔记

有关于Verilog 的门级建模请参考本人的另一篇博客

三、6【Verilog HDL】基础知识之门级建模_FPGA-桥的博客-CSDN博客掌握Verilog提供的门级原语理解门的应用会根据门电路写Verilog描述清楚门级设计中的上升、下降和关断延迟门级设计中的最小、最大和典型延迟https://blog.csdn.net/ARM_qiao/article/details/124270005

3.1 概述

在电子电路中，使用高低电平分别为1和0两种逻辑状态，当S断开时输出电压为高电平，当S导通时输出电压为低电平。如果使用图（a）但开关电路中，当为高电平时，R上的功耗太大。因此出现了图(b)互补电路，S1导通时S2断开，S1断开时S2导通，就会实现高低电平。

逻辑状态有两种：正逻辑和负逻辑（在实际电路中有很多都是就低电平有效，故负逻辑也京城使用）。

根据制造工艺集成电路可分为双极型、单极型和混合型三种。

3.2 半导体二极管门电路

3.2.1 半导体二极管的开关特性

理想状态下，二极管正向导通电阻为0，反向截止电阻为∞。

构成二极管的为PN节，二极管实际的伏安特性如图，看一下给出的公式即可，二极管正向导通压降一般为0.7V

对于二极管的伏安特性曲线分析：有三种近似方法

 其二极管的动态电压变化也存在缓慢变化的过成，并不是理想状态的跳变。

 3.2.2 二极管与门

二极管够成的与门

 与门运行时，电压值与真值表

 由上面两个表可知，输出高低电平值和输入的高低电平值不同，这是由于二极管在导通是依然有压降，并不是直接导通。如果进行二极管的门进行串联，那么会发生信号的高低电平偏移。其次，当输出端对地接上负载电阻时，负载电阻的改变有时会影响输出的高电平。因此，二极管与门电路仅用作集成电路内部的逻辑单元，而不是用其直接驱动负载电路。

3.2.3 二极管或门

二极管构成的或门

 

或门的实际电压值与真值表

 如上表所示，二极管或门依然没有改变二极管的缺点，同样存在着输出电平偏移问题，所以这中电路结构也只能用于集成电路内部的逻辑单元。由此可见仅仅是二极管，并不能制作标准化输出电平的集成电路。