从这幅图中看,FPGA或这ASIC中和外部连接的端口叫做Port,在SDC中或者在ASIC的设计例化端口中加入的是port的例化,port分GPIO和LVDS差分,而硬件电路内部的cell中间的连接时net,cell的输入输出引脚叫pin,换句话说,port永远是指在顶层的端口向外部连接的输入输出port,而pin相对指的都是cell而言,只有模块上才会有pin,模块的输入输出端口都叫pin,pin之间都是通过net连接。
具体可以看大佬的写的非常详细。
从这幅图中看,FPGA或这ASIC中和外部连接的端口叫做Port,在SDC中或者在ASIC的设计例化端口中加入的是port的例化,port分GPIO和LVDS差分,而硬件电路内部的cell中间的连接时net,cell的输入输出引脚叫pin,换句话说,port永远是指在顶层的端口向外部连接的输入输出port,而pin相对指的都是cell而言,只有模块上才会有pin,模块的输入输出端口都叫pin,pin之间都是通过net连接。
具体可以看大佬的写的非常详细。