一种降低TVS二极管电容的方法

原标题：Ultralow Capacitance Transient Voltage Suppressor Design
摘要：通过对掺杂井进行开槽以降低二极管的浓度，获得具有超低 C j 的 TVS，而无需增加工艺程序，也不会损害 ESD 能力。文章研究了布局设计对降低器件电容的作用，而不降低二极管的面积。

简单TVS电路模型及器件电容模型，齐纳二极管起稳压作用（核心器件），PD、ND作为串联二极管起到降低结构整体电容的作用。



掺杂上的区别，这也是影响降低结构电容的关键因素，由公式可知，电容与耗尽区的宽度成反比，并与结点掺杂的平方根成正比。结点的新型掺杂浓度降至传统结构的百分之一。然而，与传统结构相比，当结点从 p+/NW 变为 PW/NW 时，垂直方向的面积仅增加了两到三倍。因此，C j 值也随之降低。
总结：一种新型超低电容 TVS，该器件采用标准 BCD 工艺制造。由于采用了开槽设计，通过调整布局，输入电容降低了 21.1%。这一概念很容易扩展到其他平面工艺（垂直结构难以串联二极管以达到降低结构整体电容的目的）。设计窗口和工作范围已经过验证，表明这种新型结构的 C j 值为 0.6 pF，工作频率可达 6 GHz，并能承受 ±14 kV 接触放电的 IEC 61000-4-2 测试。拟议设计的优势在于灵活性高，而且无需为平面工艺增加任何成本。