Zynq - Simple DMA Loopback Test

最新推荐文章于 2024-08-17 22:58:44 发布
最新推荐文章于 2024-08-17 22:58:44 发布
阅读量943 收藏 2
点赞数
分类专栏： FPGA应用篇 文章标签： zynq dma
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/CAOXUN_FPGA/article/details/120203350
版权


基于Zynq FPGA  Simple DMA环回测试

0  概述

        DMA技术是指外设与系统内存进行数据交换，而不通过CPU直接参与的接口技术。该技术特别适合大批量数据的收发，可以提高传输速率和传输效率。在整个DMA数据交互过程中，CPU通过配置指定寄存器，只需要提供起始地址和传输长度和传输使能等参数信息给DMA控制器，DMA控制器可以接管总线，并访问内存，等待传输结束，产生一个中断信号告知CPU，并交出总线控制权。


1  Xilinx PL端DMA软核介绍

Xilinx AXI DMA软核结构框图如下，总共包含4中总线接口，本次实验用到其中的3种，AXI Memory Write/Read暂时未用到 。
该框图详见Xilinx 官方手册PG021。

本次实验采用Simple DMA方式，对应直接操作配置寄存器。

寄存器的详细定义如下图，具体各个寄存器可参见官方手册。

说明：对于第一次使用DMA软核功能而言，阅读Xilinx 官方手册PG021是最直接，最完整有效的资料，然后重点研究手册里面需要用到的部分进行多次精读。阅读过程种假设有存在疑问的地方，记录下来，在板级调试的时候，通过抓取相关信号，反过来帮助理解，从而达到熟练和解惑的效果。

2  Block Design设计

 整体的设计框图如上图，复位模块没有包含，增加System ILA，观察信号细节更方便。

3  SDK程序设计

SDK设计我不熟练，就直接使用第三方程序移植过来直接使用，这里使用的是《正点原子的SDK程序》，表示感谢。

//****************************************Copyright (c)***********************************//
//技术支持：www.openedv.com
//淘宝店铺：http://openedv.taobao.com 
//关注微信公众平台微信号："正点原子"，免费获取FPGA & ZYNQ & STM32资料。
//版权所有，盗版必究。
//Copyright(C) 正点原子 2018-2028
//All rights reserved
//----------------------------------------------------------------------------------------
// File name:           main.c
// Last modified Date:  2019年5月22日上午10:27:03
// Last Version:        V1.0
// Descriptions:        Axi dma驱动程序在中断模式下传输数据包的用法示例
//----------------------------------------------------------------------------------------
// Created by:          正点原子
// Created date:        2019年5月22日上午10:27:03
// Version:             V1.0
// Descriptions:        The original version
//
//----------------------------------------------------------------------------------------
//****************************************************************************************//

/***************************** Include Files *********************************/

#include "xaxidma.h"
#include "xparameters.h"
#include "xil_exception.h"
#include "xscugic.h"

/************************** Constant Definitions *****************************/

#define DMA_DEV_ID          XPAR_AXIDMA_0_DEVICE_ID
#define RX_INTR_ID          XPAR_FABRIC_AXIDMA_0_S2MM_INTROUT_VEC_ID
#define TX_INTR_ID          XPAR_FABRIC_AXIDMA_0_MM2S_INTROUT_VEC_ID
#define INTC_DEVICE_ID      XPAR_SCUGIC_SINGLE_DEVICE_ID
#define DDR_BASE_ADDR       XPAR_PS7_DDR_0_S_AXI_BASEADDR   //0x00100000
#define MEM_BASE_ADDR       (DDR_BASE_ADDR + 0x1000000)     //0x01100000
#define TX_BUFFER_BASE      (MEM_BASE_ADDR + 0x00100000)    //0x01200000
#define RX_BUFFER_BASE      (MEM_BASE_ADDR + 0x00300000)    //0x01400000
#define RESET_TIMEOUT_COUNTER   10000    //复位时间
#define TEST_START_VALUE        0x0      //测试起始值
#define MAX_PKT_LEN             0x100    //发送包长度

/************************** Function Prototypes ******************************/

static int check_data(int length, u8 start_value);
static void tx_intr_handler(void *callback);
static void rx_intr_handler(void *callback);
static int setup_intr_system(XScuGic * int_ins_ptr, XAxiDma * axidma_ptr,
        u16 tx_intr_id, u16 rx_intr_id);
static void disable_intr_system(XScuGic * int_ins_ptr, u16 tx_intr_id,
        u16 rx_intr_id);

/************************** Variable Definitions *****************************/

static XAxiDma axidma;     //XAxiDma实例
static XScuGic intc;       //中断控制器的实例
volatile int tx_done;      //发送完成标志
volatile int rx_done;      //接收完成标志
volatile int error;        //传输出错标志

/************************** Function Definitions *****************************/

int main(void)
{
    int i;
    int status;
    u8 value;
    u8 *tx_buffer_ptr;
    u8 *rx_buffer_ptr;
    XAxiDma_Config *config;

    tx_buffer_ptr = (u8 *) TX_BUFFER_BASE;
    rx_buffer_ptr = (u8 *) RX_BUFFER_BASE;

    xil_printf("\r\n--- Entering main() --- \r\n");

    config = XAxiDma_LookupConfig(DMA_DEV_ID);
    if (!config) {
        xil_printf("No config found for %d\r\n", DMA_DEV_ID);
        return XST_FAILURE;
    }

    //初始化DMA引擎
    status = XAxiDma_CfgInitialize(&axidma, config);
    if (status != XST_SUCCESS) {
        xil_printf("Initialization failed %d\r\n", status);
        return XST_FAILURE;
    }

    if (XAxiDma_HasSg(&axidma)) {
        xil_printf("Device configured as SG mode \r\n");
        return XST_FAILURE;
    }

    //建立中断系统
    status = setup_intr_system(&intc, &axidma, TX_INTR_ID, RX_INTR_ID);
    if (status != XST_SUCCESS) {
        xil_printf("Failed intr setup\r\n");
        return XST_FAILURE;
    }

    //初始化标志信号
    tx_done = 0;
    rx_done = 0;
    error   = 0;

    value = TEST_START_VALUE;
    for (i = 0; i < MAX_PKT_LEN; i++) {
        tx_buffer_ptr[i] = value;
        value = (value + 1) & 0xFF;
    }

    Xil_DCacheFlushRange((UINTPTR) tx_buffer_ptr, MAX_PKT_LEN);   //刷新Data Cache

    status = XAxiDma_SimpleTransfer(&axidma, (UINTPTR) tx_buffer_ptr,
    MAX_PKT_LEN, XAXIDMA_DMA_TO_DEVICE);
    if (status != XST_SUCCESS) {
        return XST_FAILURE;
    }

    status = XAxiDma_SimpleTransfer(&axidma, (UINTPTR) rx_buffer_ptr,
    MAX_PKT_LEN, XAXIDMA_DEVICE_TO_DMA);
    if (status != XST_SUCCESS) {
        return XST_FAILURE;
    }

    Xil_DCacheFlushRange((UINTPTR) rx_buffer_ptr, MAX_PKT_LEN);   //刷新Data Cache
    while (!tx_done && !rx_done && !error)
        ;
    //传输出错
    if (error) {
        xil_printf("Failed test transmit%s done, "
                "receive%s done\r\n", tx_done ? "" : " not",
                rx_done ? "" : " not");
        goto Done;
    }

    //传输完成，检查数据是否正确
    status = check_data(MAX_PKT_LEN, TEST_START_VALUE);
    if (status != XST_SUCCESS) {
        xil_printf("Data check failed\r\n");
        goto Done;
    }

    xil_printf("Successfully ran AXI DMA Loop\r\n");
    disable_intr_system(&intc, TX_INTR_ID, RX_INTR_ID);

    Done: xil_printf("--- Exiting main() --- \r\n");
    return XST_SUCCESS;
}

//检查数据缓冲区
static int check_data(int length, u8 start_value)
{
    u8 value;
    u8 *rx_packet;
    int i = 0;

    value = start_value;
    rx_packet = (u8 *) RX_BUFFER_BASE;
    for (i = 0; i < length; i++) {
        if (rx_packet[i] != value) {
            xil_printf("Data error %d: %x/%x\r\n", i, rx_packet[i], value);
            return XST_FAILURE;
        }
        value = (value + 1) & 0xFF;
    }

    return XST_SUCCESS;
}

//DMA TX中断处理函数
static void tx_intr_handler(void *callback)
{
    int timeout;
    u32 irq_status;
    XAxiDma *axidma_inst = (XAxiDma *) callback;

    //读取待处理的中断
    irq_status = XAxiDma_IntrGetIrq(axidma_inst, XAXIDMA_DMA_TO_DEVICE);
    //确认待处理的中断
    XAxiDma_IntrAckIrq(axidma_inst, irq_status, XAXIDMA_DMA_TO_DEVICE);

    //Tx出错
    if ((irq_status & XAXIDMA_IRQ_ERROR_MASK)) {
        error = 1;
        XAxiDma_Reset(axidma_inst);
        timeout = RESET_TIMEOUT_COUNTER;
        while (timeout) {
            if (XAxiDma_ResetIsDone(axidma_inst))
                break;
            timeout -= 1;
        }
        return;
    }

    //Tx完成
    if ((irq_status & XAXIDMA_IRQ_IOC_MASK))
        tx_done = 1;
}

//DMA RX中断处理函数
static void rx_intr_handler(void *callback)
{
    u32 irq_status;
    int timeout;
    XAxiDma *axidma_inst = (XAxiDma *) callback;

    irq_status = XAxiDma_IntrGetIrq(axidma_inst, XAXIDMA_DEVICE_TO_DMA);
    XAxiDma_IntrAckIrq(axidma_inst, irq_status, XAXIDMA_DEVICE_TO_DMA);

    //Rx出错
    if ((irq_status & XAXIDMA_IRQ_ERROR_MASK)) {
        error = 1;
        XAxiDma_Reset(axidma_inst);
        timeout = RESET_TIMEOUT_COUNTER;
        while (timeout) {
            if (XAxiDma_ResetIsDone(axidma_inst))
                break;
            timeout -= 1;
        }
        return;
    }

    //Rx完成
    if ((irq_status & XAXIDMA_IRQ_IOC_MASK))
        rx_done = 1;
}

//建立DMA中断系统
//  @param   int_ins_ptr是指向XScuGic实例的指针
//  @param   AxiDmaPtr是指向DMA引擎实例的指针
//  @param   tx_intr_id是TX通道中断ID
//  @param   rx_intr_id是RX通道中断ID
//  @return：成功返回XST_SUCCESS，否则返回XST_FAILURE
static int setup_intr_system(XScuGic * int_ins_ptr, XAxiDma * axidma_ptr,
        u16 tx_intr_id, u16 rx_intr_id)
{
    int status;
    XScuGic_Config *intc_config;

    //初始化中断控制器驱动
    intc_config = XScuGic_LookupConfig(INTC_DEVICE_ID);
    if (NULL == intc_config) {
        return XST_FAILURE;
    }
    status = XScuGic_CfgInitialize(int_ins_ptr, intc_config,
            intc_config->CpuBaseAddress);
    if (status != XST_SUCCESS) {
        return XST_FAILURE;
    }

    //设置优先级和触发类型
    XScuGic_SetPriorityTriggerType(int_ins_ptr, tx_intr_id, 0xA0, 0x3);
    XScuGic_SetPriorityTriggerType(int_ins_ptr, rx_intr_id, 0xA0, 0x3);

    //为中断设置中断处理函数
    status = XScuGic_Connect(int_ins_ptr, tx_intr_id,
            (Xil_InterruptHandler) tx_intr_handler, axidma_ptr);
    if (status != XST_SUCCESS) {
        return status;
    }

    status = XScuGic_Connect(int_ins_ptr, rx_intr_id,
            (Xil_InterruptHandler) rx_intr_handler, axidma_ptr);
    if (status != XST_SUCCESS) {
        return status;
    }

    XScuGic_Enable(int_ins_ptr, tx_intr_id);
    XScuGic_Enable(int_ins_ptr, rx_intr_id);

    //启用来自硬件的中断
    Xil_ExceptionInit();
    Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT,
            (Xil_ExceptionHandler) XScuGic_InterruptHandler,
            (void *) int_ins_ptr);
    Xil_ExceptionEnable();

    //使能DMA中断
    XAxiDma_IntrEnable(&axidma, XAXIDMA_IRQ_ALL_MASK, XAXIDMA_DMA_TO_DEVICE);
    XAxiDma_IntrEnable(&axidma, XAXIDMA_IRQ_ALL_MASK, XAXIDMA_DEVICE_TO_DMA);

    return XST_SUCCESS;
}

//此函数禁用DMA引擎的中断
static void disable_intr_system(XScuGic * int_ins_ptr, u16 tx_intr_id,
        u16 rx_intr_id)
{
    XScuGic_Disconnect(int_ins_ptr, tx_intr_id);
    XScuGic_Disconnect(int_ins_ptr, rx_intr_id);
}

4  ila在线调试

我个人比较关注：PS端给PL端DMA软核的寄存器配置信息及过程。

完整的DMA传输流程如下，以DMA控制器读取DDR3内存数据，然后写入到PL端的FIFO缓存来进行说明：

１.　设定DMA读内存的起始地址；　　

２.　设定读内存的长度；

３.　使能DMA传输；

４.　单次DMA传输完毕，PL端DMA控制器发出一个中断信号给到PS端；

５.　PS端软件处理中断；

DMA相关控制寄存器配置信息如下图所示：

上图为DMA相关控制寄存器配置图，由上图可知：

第１步：PS端配置寄存器地址18，即DMA传输的起始地址：0x120_0000，地址为３２位；

第２步：PS端配置寄存器地址00，即开启DMA传输使能，第0位被设置为1；第12位被设置位1，                表示开启传输完成中断使能；

第３步：PS端配置寄存器地址28，即设置DMA传输长度，为0x100；

说明：没有完全按照PG021手册说明的顺序来实现，估计DMA软核会进行细节处理；

DMA控制器数据流传输如下图所示：

 上图为DMA数据流传输图，采用AXI Steam接口模式进行数据发送，每个数据为32比特，高字节在前，大端模式。数据流为：0x03020100 ~ 0xFF_FE_FD_FC ，与设计相符合。

CAOXUN_FPGA
关注
专栏目录
利用ZYNQ SOC快速打开算法验证通路（4）——AXI DMA使用解析及环路测试
weixin_34110749的博客
08-29 1160
一、AXI DMA介绍 　　本篇博文讲述AXI DMA的一些使用总结，硬件IP子系统搭建与SDK C代码封装参考米联客ZYNQ教程。若想让ZYNQ的PS与PL两部分高速数据传输，需要利用PS的HP（高性能）接口通过AXI_DMA完成数据搬移，这正符合PG021 AXI DMA v7.1 LogiCORE IP Product Guide中介绍的AXI DMA的应用场景：The AXI DMA p...
ZYNQ | AXI DMA数据环路测试
jhn1996的博客
10-14 4201
利用AXI DMA进行批量数据环路的测试背景软硬件平台原理概述工程搭建1.新建一个vivado工程2.创建block design①点击Create Block Design②点击上图中右侧的+，输入zynq，双击添加zynq核。③添加完后，双击zynq IP核，进行如下配置。④点击上图中右侧的+，输入zynq，双击添加zynq核。②点击上图中右侧的+，输入zynq，双击添加zynq核。②点击上图中右侧的+，输入zynq，双击添加zynq核。合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如
ZYNQ AXI DMA使用问题
weixin_42278284的博客
10-08 6892
最近被AXI DMA给坑了一下 烦躁了几天 今天终于找到了原因。之前一直以为是AXI FIFO有BUG 而且是XILINX的BUG 老是出现DMA读完FIFO中数据之后程序卡死的情况，而且还会丢失FIFO中的数据现象。网上的大部分例程都是回环测试 基本避过了这个坑 但是项目需要往FIFO中写入PL端获取的数据 就会遇到这个问题了。XINLINX的Document还是要多看看滴。 ...
MPSOC 在linux下实现axi_dma数据读写
hanhailong0525的博客
08-09 1156
MPSOC 在linux下实现axi_dma数据读写
Xilinx系ZYNQ学习笔记（二）ZYNQ入门及点亮LED灯
最新发布
贾saisai的博客
08-17 1238
简单入门一下ZYNQ是何种架构，如何编程，至于深入了解应该要分开深入学习Linux和FPGA其基本架构都是在同一个硅片上集成 FPGA 和 CPU，并通过高速、高带宽的互联架构连接起来。ARM 的顺序控制、丰富外设，开源驱动、FPGA 的并行运算、高速接口、灵活定制、数字之王的特性交错相融，相得益彰。再加上其内部多条高速桥接总线，使其数据交互链路畅行无阻。SOPC 和 SoC FPGA 是统一的，都是由 FPGA 和处理器组成。
【JESD79-5之】4 DDR5 SDRAM命令描述和操作-38(loopback)
m0_61126667的博客
08-18 1033
Loopback需要两个输出引脚（一个单端Loopback strobe LBDQS和一个单端Loopback数据LBDQ）。Loopback引脚的引脚分配位置定义为LBDQS的A9和LBDQ的A1。Loopback的默认RTT状态为RTT_OFF，由MR36:OP[2:0] = 000B指定。在这个状态下，LBDQS和LBDQ输出都被禁用。
Zynq PS_PL间通信学习（一） AXI_DMA_LOOP测试
热门推荐
weisili2000_2000的博客
12-06 1万+
参考资料： Xilinx官方参考文档：PG021_axi_dma、UG585_zynq_7000_TRM等 AXI DMA开发 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html 黑金教程 course_s2_ALINX ZYNQ开发平台SDK应用教程V2.02.pdf 米联客教程 S03_CH01_AXI_D...
AXI DMA总结、内核axidmatest.c测试程序分析、SG mode
Mr.W的博客
09-20 3984
AXI DMA 概述： XILINX提供的AXI DMA支持Scatter/Gather mode和Direct Register mode 数据位宽支持32,64,128,256,512,1024bits，stream数据位宽支持8,16,32,64,128,256,512,1024bits，这里数据位宽表示DDR到上图中DataMover的数据位宽，stream数据位宽表示的DataMover到设备的数据位宽，表示一次可以传输多少位的数据。最高支持64bit地址。 AXI DMA在Scatte
Zynq Axidma linux下驱动axidmatest.c 驱动分析
tingkman的专栏
03-09 6910
本文的部分内容可能来源于网络，该内容归原作者所有，如果侵犯到您的权益，请及时通知我，我将立即删除，原创内容copyleft归tingkman@163.com所有，使用GPL发布，可以自由拷贝，转载。但转载请保持文档的完整性，注明原作者及原链接，严禁用于任何商业用途。欢迎加入zynq-arm-linux提高交流群：788265722 文档错误可能很多，大家多包涵，主要理解文件的目的就好...
ug585-Zynq-7000-TRM.rar_ug585_ug585-Zynq-7000-TRM_zynq 手册_zynq-7
07-14
《Zynq-7000 All Programmable SoC Technical Reference Manual》（UG585）是Xilinx公司为Zynq-7000系列All Programmable片上系统（SoC）提供的一份详尽的技术参考手册。这份文档包含了Zynq-7000 SoC的设计、实现和...
zynq-7000.rar_linux 中断 zynq_zynq DMA_zynq DMA Linux_zynq gpio_i2
07-15
linux3.0 device tree,包括zynq-7000,arm9,coretx-a9芯片级的所有外设驱动树，i2c,spi，dma,中断，gpio
XILINX FPGA AXI开发 参考文档
07-14
XILINX FPGA AXI开发 参考文档
ug585-Zynq-7000-TRM_SOC_zynq_
10-01
《Zynq-7000 TRM SOC详解》 Zynq-7000是Xilinx公司推出的一款高度集成的系统级芯片（System-on-Chip，简称SoC），它将可编程逻辑（FPGA）与高性能处理器相结合，为嵌入式设计提供了一种强大的解决方案。本篇将深入...
ug585-Zynq-7000-TRM,zynq著名手册文档ug585;官网如果太慢，可以这里下载
06-17
《Zynq-7000 All Programmable SoC 技术参考手册 UG585》是Xilinx公司为Zynq-7000系列应用处理器系统（AP SoC）提供的重要技术文档，旨在帮助设计者深入了解该平台的功能、架构以及实现方法。Zynq-7020作为Zynq-7000...
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集.zip
03-21
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集 Application Note Data Sheet Product Guide User Guide Zynq-7000 SoC产品选型手册 c_ug1144-petalinux-tools-reference-guide.pdf ug1037-vivado-axi-...
串口中断触发的axi dma loop
sinat_35808266的博客
07-13 1437
串口中断触发的axi_dma loop Description:项目旨在完成以下功能：（1）解析UART传来的指令；（2）PS生成pattern数据；（3）AXI_DMA将数据传输到PL中；（4）PL将数据传缓存，并传通过intf对DRAM下达读写指令，将读取的数据传回给PS；（5）PS端将两次数据进行比较，比较结果通过UART打印（传输给上位机）。 main.c 函数详解： 下面将对工程执行流程进行描述： 1、数据准备 **1）**在module_cfg.h中进行宏定义，声明GIC、UART、AXI_D
S02-CH21 利用AXI DMA进行批量数据环路测试
yundanfengqing_nuc的专栏
07-21 1043
软件版本：VIVADO2017.4 操作系统：WIN10 64bit 硬件平台：适用米联客 ZYNQ系列开发板 米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！ 21.1概述 本课讲解了一个最基本的DMA环路搭建，通过PS端控制DMA对DDR数据的读写和校验，完成环路测试。本课程是DMA设计的基础，读者务必认真阅读和学习。 本课程设计一个最基本的DMA环路，实现DMA的环路测试。 P...
AXI DMA
Y__Yshans的博客
05-23 1202
摘要：了解AXI DMA
ZYNQ使用AXI DMA(Scatter/Gather)模式进行PL与PS数据交互附源码（ps端移植freertos或者裸机）
qq_69993439的博客
03-11 3540
ZYNQ使用AXI DMA(Scatter/Gather)模式进行PL与PS数据交互附源码 #include "xaxidma.h"#include "xparameters.h"#include "xil_exception.h"#include "xdebug.h"#include "xscugic.h"#include "xaxidma_hw.h"#define DMA_DEV_ID XPAR_AXIDMA_0_DEVICE_ID#define MEM_BASE_ADDR
Zynq-7000 SRIO高速传输：FPGA控制DMA设计与实现
"基于Zynq-7000的SRIO高速数据传输设计与实现" 本文探讨了在Zynq-7000系列芯片上实现高速数据传输的方法，特别是利用Serial RapidIO (SRIO) 技术进行高效的数据交互。Zynq-7000是一款全可编程片上系统（SoC），集成...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值