常见Verilog运算符（逻辑运算符、按位运算符、缩位运算符、迭代连接运算符、移位运算符）

Verilog逻辑运算符与按位运算符：

区别：按位运算符进行逐位的逻辑运算（如：与或非），输出与输入位数一致；
           逻辑运算符进行逻辑运算，不关注输入的某一位而是将输入作为整体进行逻辑操作，输出位数为1；

列举：
        与：& 按位与；&& 逻辑与；
        或：|  按位或；||    逻辑或；
        非：~ 按位非；！  逻辑非；

缩位运算符：

灵活使用缩位运算符，可以简化代码，避免重复工作；

如：
     &a  可实现a各位间的与运算，即：&a等价于 a(0)&a(1)&...&a(n)    

     | a  可实现a各位间的或运算，即：| a等价于 a(0)|a(1)|...|a(n)

{}迭代连接运算符：

连接功能：将若干个寄存器类型/线网类型的变量首尾连接，形成一个更大位宽的变量；
    如：

        a = 2'b10;

        b = 3'b010;

       有{a,b} = 5'b10010;

迭代功能：把一个变量复制多次，首尾连接组成一个更