FPGA笔试面试专题——时钟偏斜（skew）与抖动（Jitter）

时钟偏斜（clock skew）

时钟偏斜（偏移）是因为布线长度和负载不同，导致同一时钟上升沿到不同触发器的时间不同。这一时间差，即为时钟偏移。

时钟偏斜可能导致时序违例（本文直接粘贴了参考博客中的示意图）

                                   

可以看出，同一时钟上升沿，到达D1和D2的时间不同。

如果时钟倾斜变大，可能导致保持时间不满足，导致保持时间违例；（数据传输时间不变，本来满足STA分析，不会出现问题。但是时钟倾斜变大，当前时钟上升沿来临变晚，导致保持时间不在满足）

如果时钟倾斜变小，可能导致建立时间不满足，即建立时间违例。（数据传输时间不变，本来满足STA分析，不会出现问题。但是时钟倾斜变小，下一时钟上升沿来临变早，导致建立时间不在满足）

时钟抖动(clock Jitter)

时钟抖动是指同一时钟，相邻周期间时间不一致的现象。这一误差来源于时钟自身（如：晶振、PLL电路的偏差），与噪声、干扰以及电源变化有关。（抖动还可能出现在同一周期间，表现为占空比的改变，称