模块输出不定态X（高阻态Z）

最新推荐文章于 2023-10-23 15:15:26 发布
最新推荐文章于 2023-10-23 15:15:26 发布
阅读量3.1k 收藏 2
点赞数 2
分类专栏： 数字IC基础 # 数字IC/FPGA/Verilog基础
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/CLL_caicai/article/details/107173670
版权

问题：

调用复乘IP核计算复数乘法，IP核m_axis_dout_tdata输出正常数据，但是将IP输出划分，分别赋值给实部o_real以及虚部o_imag输出时，实部出现X，虚部出现Z；

原因：

模块例化时m_axis_dout_tdata的实部虚部均赋值给实部o_real，对应的虚部o_imag未被赋值；

  • 赋值冲突出现X
  • 未赋值以及初始化可能出现Z
CLL_caicai
关注
  • 2
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
三态门与高阻态知识
08-04
高阻态这是一个数字电路里常见的述语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定 。三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态（电阻很大，相当于开路）。
Verilog笔记：输出为X态红色信号的原因
ztt02110211的博客
11-29 4967
输出X态的原因总结
单片机中的高阻态到底什么意思？
01-19
在一个系统中或在一个整体中，我们往往定义了一些参考点，就像我们常常说的海平面，在单片中也是如此，我们无论说是高电平还是低电平都是相对来说的。 　　在51单片机，没有连接上拉电阻的P0口相比有上拉电阻的P1口在I/O口引脚和电源之间相连是通过一对推挽状态的FET来实现的，51具体结构如下图。 　　51结构图 　　组成推挽结构，从理论上讲是可以通过调配管子的参数轻松实现输出大电流， 　　提高带载能力，两个管子根据通断状态有四种不同的组合，上下管导通相当于把电源短路了，这种情况下在实际电路中不能出现，从逻辑电路上来讲，上管开-下管关开时IO与VCC直接相连，IO输
简析单片机中的高阻态
07-12
在我们刚一开始接触到51单片机的时候对P0口必须加上上拉电阻，否则P0就是高阻态。对这个问题可能感到疑惑，为什么是高阻态？加上拉电阻？今天针对这一概念进行简单讲解。高阻态高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平。如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。高阻态的实质电路分析时高阻态可做开路理解，你可以把它看作输出（输入）电阻非常大。它的极限可以认为悬空，也就是说理论上高阻态不是悬空，它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。高阻态的意义当门电路的输出上拉管导通而下拉管截止时，输出为高电平，反之就是低电平。如果当上拉管和下拉管都截止时，输出端就相当于浮空（没有电流流动），其电平随外部电平高低而定，即该门电路放弃对输出端电路的控制 。 典型应用 在总线连接的结构上。总线上挂有多个设备，设备于总线以高阻的形式连接。这样在设备不占用总线时自动释放总线，以方便其他设备获得总线的使用权。 大部分单片机I/O使用时都可以设置为高
简要分析高阻态是什么意思
07-11
首先简单介绍高阻态的定义： 高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。 高阻态的实质：电路分析时高阻态可做开路理解。你可以把它看作输出（输入）电阻非常大。他的极限可以认为悬空。也就是说理论上高阻态不是悬空，它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。 高阻态的意义： 当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空（没有电流流动）,其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制 。 高阻态的型应用： 1、在总线连接的结构上。总线上挂有多个设备，设备于总线以高阻的形式连接。这样在设备不占用总线时自动释放总线，以方便其他设备获得总线的使用权。 2、大部分单片机I/O使用时都可以设置为高阻输入，如凌阳，AVR等等。高阻输入可以认为输入电阻是无穷大的，认为I/O对前级影响极小，而且不产生
vivado（2015.4）常见错误整理
jst100的博客
04-21 7640
1：测试文件中没有输入 2：每次更改测试文件后要想 Run Synthesis再 Run Simulation behavior.不然在我这边出现的问题为时序图与改之前没有发生任何变化 3：如果Run Simulation behavior发现一开始有红线出现（到了后面就正常了）说明在测试文件中最一开始定义变量时并没有赋初值，程序运行到initial中需要一段时间，目前没有发现出现这种情况下在FP...
soc级仿真过程中出现X态的原因
yangyi9009的博客
12-01 1966
CHIP级仿真验证时经验总结
Vivado加上VsCode让你的生活更美好
热门推荐
qq_39498701的博客
06-04 8万+
VsCode与Vivado的灵活使用 引言 ​ 现在大二了，在接触硬件描述语言。Vivado自带的编辑器实在很难用，为了能够“极客”一些，当然是去Google了一下有哪些方法可以取而代之。 ​ 网络上的答案大同小异，基本上都是用的Sublime Text.（我的学长们也几乎都是） 平时码代码的过程中，我习惯与使用VsCode,尤其是在微软收购GitHub之后，Code 简直就是神器了。于是乎…一个...
关于仿真
weixin_43755290的博客
07-23 1246
仿真波形中出现不定值x的原因： 在tb中未赋初始值，可能导致输出信号为x； 仿真波形中出现高阻态z的原因： tb中未赋初始值，输入信号会为z； 位宽不一致的问题； ...
单片机中的高阻态
01-19
高阻态这是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平。 如果高阻态再输入下电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平...
Vivado仿真网表输出高阻态
m0_46498597的博客
01-29 3704
1.1 Vivado仿真网表输出高阻态 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Vivado仿真网表输出高阻态； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为
FPGA进行仿真时出现“XX”不定态时一种可能的解决方案
bingkuoluo的博客
11-24 6310
最近在利用Vivado写PI/4DPSK调制模块的时候，发现算法中的同相正交支路的仿真值出现了“XX”不定状态，在查询了很多资料后提供一种可能的解决方案。 问题情况如下： 解决方案如下：把“<=”变为“==” 总结：在需要迭代赋值时，或者说设计逻辑电路时应使用阻塞赋值；设计时序电路时，一般使用非阻塞赋值。 ...
Vivado IP核之复数浮点数乘法 Floating-point
m0_66360845的博客
07-26 2490
随着制造工艺的不断发展，现场可编程逻辑门阵列（FPGA）的集成度越来越高，应用也越来越广，其中在对数字信号进行处理时必然要用到一些数学运算类的IP核。最近正在研究空域自适应抗干扰技术研究的FPGA硬件实现，其中不免要用到一些IP核，今天介绍如何运用vivado当中的Floating-point这个IP核实现复数浮点数乘法，希望对各位的学习能起到一定的帮助作用。......
Vivado（复数）乘法器IP核的使用
最新发布
小瑞同学的博客
10-23 2112
介绍了乘法器IP核以及复数乘法器IP核的配置，针对各种模式进行了仿真分析给出了相应的testbench代码。
vivado中复数乘法器IP核使用小结
qq_41262334的博客
05-23 1万+
vivado中复数乘法器IP核使用小结 添加ip核 进入工程，点击IP Catalog，在弹出的窗口中点击数学功能–math functions，选择multipliers–complex multiplier，即复数乘法器。 根据设计需求对IP核进行修改 双击ip核，进行参数设置。 我们平时需要进行的参数设置为ip核名字，输入位宽，此处命名复数乘法器ip核为mult，设置两个乘数的位宽为12。 点击implementation details 可以看出，输入乘数[11:0]为实部，[27:16]为虚
vivado仿真时，输出为高阻态
qq_61200462的博客
01-26 2278
自检
【BUG历险记】vivado仿真时，信号无法拉高/拉低，显示为x：不确定信号
qq_34022877的博客
07-01 2911
在对设计进行仿真时，发现信号经常出现x，也就是不确定态。仔细观察发现，信号可以被正常设置成0，但是没办法拉高为1。
Verilog中Parameter用法-常量定义与参数传递（例化传递、defparam传递）
CLL_caicai的博客
02-22 7万+
Verilog中用parameter来定义常量，即用parameter来定义一个标识符来代表一个常量，称为符号常量，即标识符形式的常量，采用标识符代表一个常量可以提高程序的可读性和可维护性。另一个很有用的用途就是可以利用defparam或者在模块实例化的时候进行参数传递（即重写） 一、parameter声明常量 parameter定义常量，可以定义在模块内部或外部；常用于定义...
fpga 仿真出现不定态x
07-25
- *1* *2* *3* [vivado 对高阻z和不定态x信号的处理](https://blog.csdn.net/weixin_44681954/article/details/121560442)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值