FPGA面试题【FPGA如何进行资源评估】

最新推荐文章于 2024-05-16 15:48:37 发布
最新推荐文章于 2024-05-16 15:48:37 发布
阅读量1.5k 收藏 23
点赞数 1
分类专栏： FPGA面试通关宝典 文章标签： fpga开发 面试
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/DataKing666/article/details/131351549
版权

目录

题目

核心思路

答案

FPGA全貌

题目

FPGA如何进行资源评估

核心思路

八股文咯

答案

大家在项目中一般会要遇到需要资源评估的情况，例如立了新项目，前期需要确定使用什么FPGA片子，做到成本越小越好。这就要对即将要实现的功能进行下资源评估。

如何评估
1、你需要一个参考工程
一般来说你首先需要一个参考工程，不会什么代码都没编写的时候就进行资源评估，再怎么厉害也不至于凭空就能想象出一个大型工程会用到多少资源。
所以我们在做一个全新系列的项目时，设计要先行。要把代码编写的七七八八后才能进行资源评估，功能不要求正确，但该有的模块必须都挂上，这样才能比较准确的通过vivado工具来得到大致的资源消耗

2、如果是大部分的模块都是比较成熟的情况下
那么我们可以在之前的项目中，就把那些重点模块的资源都统计出来。在新的衍生项目中，画出基本的实现框图后，基本就可以清楚新的项目中这些模块哪些需要用到，用到的需要例化几次，这样就能够快速得到评估结果。

哪些资源需要评估
主要是以下四类
LUT 逻辑资源
FF 触发器资源
BRAM 存储器资源
DSP 乘法器资源

最低0.47元/天 解锁文章
DataKing666
关注
  • 1
    点赞
  • 踩
  • 23
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
（1）D触发器verilog描述
kouq123的博客
11-18 6835
2.1 D触发器verilog描述 2.1.1 本节目录 第一，本节目录； 第二，本节引言； 第三，FPGA简介； 第四，verilog简介； 第五，D触发器verilog描述实例； 第六，结束语。 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F
FPGA经验谈系列文章——FPGA资源评估
gzy0506的博客
12-13 9876
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 FPGA经验谈系列文章——FPGA资源评估前言如何评估哪些资源需要评估怎么快速的进行资源统计 前言 大家在项目中一般会要遇到需要资源评估的情况，例如立了新项目，前期需要确定使用什么FPGA片子，做到成本越小越好。这就要对即将要实现的功能进行下资源评估。 如何评估 1、你需要一个参考工程 一般来说你首先需要一个参考工程，不会什么代码都没编写的时候就进行资源评估，再怎么厉害也不至于凭空就能想象出一个大型工程会用到多少资源。 所以我们在做一个全
FPGA工程师面试试题集锦.pdf
09-13
FPGA工程师面试试题集锦。。凑字数。凑字数。凑字数。凑字数。凑字数。凑字数。凑字数。凑字数。凑字数。凑字数。凑字数。凑字数。
Xilinx FPGA累加器-资源性能评估
最新发布
gratdan的博客
05-16 233
Xilinx FPGA累加器-资源性能评估
fpga资源评估
07-21
关于MATLAB中用system generator进行fpga设计的fpga资源评估。
浅谈FPGA资源评估
weixin_30344995的博客
04-25 1453
在使用FPGA过程中，通常需要对资源做出评估，下面简单谈谈如何评估FPGA的资源。 FF和LUT的数目： 这个在写出具体代码之前，初学者通常没法估算，但资深FPGA工程师会估算出一个数量级。通常的做法是系统架构划分好后可以复用的模块根据以前设计中的资源消耗数来估，新的模块写完代码后估。 RAM： 这块在实现架构定好后，基本能准确地估出来，各个模块需要用到几个FIFO，几个RAM，最...
FPGA资源评估方法
m0_46498597的博客
12-13 1269
1.1 FPGA资源评估 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA资源评估； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域
FPGA资源总结
10-06
一位牛人写的关于FPGA资源总结，非常经典实用、易懂
A/X家FPGA架构及资源评估
weixin_34205826的博客
02-03 586
评估对比xilinx以及altera两家FPGA芯片逻辑资源。首先要说明，现今FPGA除了常规逻辑资源，还具有很多其他片内资源比如块RAM、DSP单元、高速串行收发器、PLL、ADC等等，用以应对不同的场合，逻辑量只能作为选型的重要依据之一。不同厂家FPGA架构各异，具有很多独有的专利设计，量级相当的FPGA在应对不同应用场景下（比如视频处理、通讯总线、加密算法）时表现可能会差异很大，逻辑资源评估...
如何计算FPGA的片上资源使用情况
07-13
FPGA（Field－Programmable Gate Array）， 即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA笔试题及答案总结.pdf
04-21
FPGA 笔试题及答案总结 本笔试题总结主要涵盖了 FPGA 基础知识、FPGA 设计流程、开发工具、文件管理、IC 设计流程、设计规则、测试、FPGA 基本结构等方面的知识点。 FPGA 基础知识 FPGA 设计工程师需要努力的方向...
fpga面试笔试题目大全（附带详细答案）
09-05
FPGA面试笔试题目是评估工程师对现场可编程门阵列（Field-Programmable Gate Array）技术理解的重要手段。以下是一些关于FPGA的基础知识，包括同步逻辑与异步逻辑、时序设计、建立时间与保持时间、亚稳态以及系统...
FPGA笔试面试题.pdf
11-16
【FPGA基础知识】 FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，其设计工程师关注的主要方向包括SOPC（System On a Programmable Chip，可编程片上系统）、高速串行I/O、低功耗、可靠性、可测试性...
FPGA习题汇总
07-22
### FPGA面试常见问题 1. **什么是乒乓操作(Ping-Pong)**？ - 两个Block RAM交替读写，实现连续的数据流处理。 2. **如何实现时钟分频？** - 使用计数器和时钟使能信号来降低时钟频率。 3. **FPGA与ASIC的优...
如何评估FPGA所需资源
childboy的博客
10-02 3871
作者：吴忠祥 链接：https://www.zhihu.com/question/28949776/answer/42880106 来源：知乎 著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。 1、虽然话不好听，但道理是这么个道理，没有任何经验就想做资源评估，把FPGA想的太简单了。这种情况下即便真的评估出来了，也未必就是FPGA水平强。2、经验不足的情况下更常用的做法
FPGA资源评估
打怪升级ing
07-25 3512
如何评估设计中消耗的逻辑单元的数目（FF和LUT），RAM块，乘法器，锁相环，时钟分配器，时钟资源，全局资源，IO管脚数目，特殊IO（高速serdes接口，可用LVDS数,专用时钟输入，输出） 1）、逻辑资源：Altera芯片中的基本逻辑单元是LE，Xilinx芯片中的基本逻辑单元是Slice。一般需要统计LE或Slice，而不直接统计FF和LUT，这就需要你了解LE和Slice的结构，查手册即...
Xilinx 在文档中所用的 LC(logic cells) 与 LUT之间的换算关系
热门推荐
Setul
07-25 1万+
在Xilinx的选型手册中，描述其硬件资源的时候，经常会看到 LE(Logic cells)的概念，如下图所示： 但是在各种数据手册中，我并没有找到关于Logic cells的定义，最后在下面这个网址中找到了比较靠谱的回答。 https://forums.xilinx.com/t5/Virtex-Family-FPGAs/logic-cell-vs-CLB/td-p/743699 引用如...
FPGA逻辑资源评估之BRAM（以Xilinx为例）
wkonghua的博客
07-20 3615
BRAM逻辑资源评估
FPGA开发时钟资源评估需要考虑的问题
a2102004335的博客
01-19 319
在第一个独立开发的FPGA项目中，使用了Altera平台的三速以太网IP，工作在100M模式下，外部输入的PHY时钟频率为25MHz。 由于在前期没有注意这个外部输入的时钟，导致最后不得不在板子上飞线，完成以太网的调试。这篇文章主要讲讲在做FPGA开发的时候，如何考虑时钟资源的评估！？ 1 、使用的时钟频率和相位变化范围？是用DCM还是PLL？ 2、设计中使用到的IP核需要多...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值