![](https://img-blog.csdnimg.cn/2019092715111047.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
FPGA面试通关宝典
文章平均质量分 84
找工作笔记。。。
DataKing666
这个作者很懒,什么都没留下…
展开
-
FPGA面试题【Verilog实现无毛刺时钟切换】
FPGA面试题【Verilog实现无毛刺时钟切换】原创 2023-06-25 10:29:54 · 803 阅读 · 0 评论 -
FPGA面试题【Verilog实现50%占空比的三分频】
FPGA面试题【Verilog实现50%占空比的三分频】原创 2023-06-24 10:10:42 · 790 阅读 · 0 评论 -
FPGA面试题【如何进行FPGA资源置换】
FPGA面试题【如何进行FPGA资源置换】原创 2023-06-24 10:11:10 · 562 阅读 · 0 评论 -
FPGA面试题【时序不过怎么办】
FPGA面试题【时序不过怎么办】原创 2023-06-25 10:33:23 · 1411 阅读 · 0 评论 -
FPGA面试题【FPGA如何进行资源评估】
FPGA面试题【FPGA如何进行资源评估】原创 2023-06-25 17:18:54 · 1528 阅读 · 0 评论 -
FPGA面试题【fork.join三兄弟区别】
FPGA面试题【fork.join三兄弟区别】原创 2023-06-26 10:24:11 · 208 阅读 · 0 评论 -
FPGA面试题【低功耗设计方法总结】
FPGA面试题【低功耗设计方法总结】原创 2023-06-26 10:26:19 · 369 阅读 · 0 评论 -
FPGA面试题【跨时钟域的方法】
FPGA面试题【跨时钟域的方法】原创 2023-06-27 10:48:19 · 453 阅读 · 0 评论 -
FPGA面试题【门电路搭建锁存器】
FPGA面试题【门电路搭建锁存器】原创 2023-06-27 10:49:11 · 186 阅读 · 0 评论 -
FPGA面试题【verilog建模中的信号强度排列】
FPGA面试题【verilog建模中的信号强度排列】原创 2023-06-28 16:49:20 · 563 阅读 · 0 评论 -
FPGA面试题【Verilog实现一个2位带进位全加器,画出门级电路】
FPGA面试题【Verilog实现一个2位带进位全加器,画出门级电路】原创 2023-06-27 10:58:09 · 2311 阅读 · 0 评论 -
FPGA面试题【如何解决jitter和skew】
FPGA面试题【如何解决jitter和skew】原创 2023-06-28 16:47:29 · 941 阅读 · 0 评论 -
FPGA面试题【附加约束的作用】
附加约束的作用原创 2023-06-23 14:18:59 · 227 阅读 · 0 评论 -
FPGA面试题【D触发器搭建4进制的计数器】
用D触发器搭建4进制的计数器原创 2023-06-23 14:16:18 · 3804 阅读 · 0 评论 -
FPGA面试题【Verilog实现可预置初值的循环计数器】
用你熟悉的设计方式设计一个可预置初值的7进制循环计数器原创 2023-06-23 14:11:28 · 1078 阅读 · 1 评论