FPGA面试题【verilog建模中的信号强度排列】

最新推荐文章于 2024-06-30 17:55:00 发布
最新推荐文章于 2024-06-30 17:55:00 发布
阅读量563 收藏 1
点赞数
分类专栏： FPGA面试通关宝典 文章标签： fpga开发 面试
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/DataKing666/article/details/131351331
版权

目录

题目

核心思路

答案

FPGA全貌

题目

verilog建模中的信号强度排列

核心思路

纯八股

答案

数字电路设计对信号的定义包括以下八种：根据强度排列分别为supply，strong，pull，large，weak，midium，small，highz等状态，

其中supply，strong，pull，和weak是drive（驱动），而large，medium，small是存储，highz为高阻态；

supply表示电路中的最高电压或者最低电压，分别为supply0和supply1；

strong电压略低一些，应该是在multi-drive电路中，采用的稍低于supply的电压，而pull在模拟电路中应该有这样的pull-up，pull-down的概念，相应的三极管电路也会有这样类似的概念，上拉电阻会提到将电压拉升的作用，下拉则正好相反；

weak应该是作为电路驱动的最弱的电压。而相应的large，medium和small在存储电路中会用到，存储电路一般电压都很低，电路

最低0.47元/天 解锁文章
DataKing666
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog的信号强度学习
08-10
现在在cadence中用NC仿真数字电路的时候，遇到了信号强度的问题，就研究了以下。原来verilog中是可以将多个输出接在一起的，但是要为输出指定信号的强度。
FPGA面试题 Verilog HDL 学习资料
07-04
FPGA学习资源，Verilog HDL 面试编程题
Verilog基础：强度建模与net型信号的多驱动问题（一）
前进，才知道自己的渺小
01-18 1863
Verilog HDL提供了针对线网信号0、1、x、z的精准强度建模方式，这样可以允许将两个线网信号进行线与操作从而更加精确地描述出硬件行为。 强度建模可以在两个地方使用，一个是连续赋值语句，另一个是门级建模。一个强度由两部分组成，一部分表示信号0的强度，称为strength0；一部分表示信号1的强度，称为strength1。
Verilog进行结构描述（四）：Verilog逻辑强度(strength)模型
FPGA入门到跑路
06-28 405
微信公众号获取更多FPGA相关源码：例：onitor例如：
verilog 信号强度
xuexiaokkk的博客
11-11 1215
Verilog基础：强度建模与net型信号的多驱动问题（三）
前进，才知道自己的渺小
01-22 2031
​ 在Verilog基础：强度建模与net型信号的多驱动问题（二）-CSDN博客一文中，我们已经学会了多个拥有单个强度和确定值的net型信号的相与组合的规则，本文将学习更为普遍的net型信号相与的规则，首先我们说明一下一些特殊的net型信号。
verilog驱动强度解析
xuexiaokkk的博客
11-11 6245
rules: 1. verilog-ieee-2001 (6-7章）里边有驱动的详细解释，此处就理解和应用做些探讨 2. rtl内的线网都有默认的强度，一般是（strong1, strong0)，连续赋值语句可以让不同强度的信号互相赋值 3. 阻塞赋值和非阻塞赋值也能让不同强度的信号互相驱动 4. 通过module的port列表传递的信号不改变强度（例子中led.in1到l
Verilog 常见面试题整理
08-03
以下是对给定的八道Verilog面试题的详细解答： 1. 实现同步复位（RESET）和置位（SET）的触发器： 在Verilog中，可以使用always块来描述行为级的D触发器。同步复位和置位在时钟边沿生效。以下是一个简单的示例： ...
FPGA&ASIC笔面试题船新版本.pdf
04-21
FPGA&ASIC笔面试题船新版本.pdf 本资源摘要信息涵盖了FPGA和ASIC设计的基础知识、数字电路基础、逻辑函数及其化简、时序逻辑电路基础、RTL设计等方面的知识点。 一、FPGA和ASIC设计基础知识 * FPGA和ASIC设计流程...
华为中兴FPGA面试题
09-08
《华为中兴FPGA面试题解析》 在电子工程领域，FPGA（Field-Programmable Gate Array）因其灵活性和高性能而备受青睐，特别是在通信、数据中心、嵌入式系统等行业中发挥着重要作用。华为和中兴作为全球领先的通信...
华为Verilog编程规范
04-11
华为Verilog HDL编程代码规范。。。。。。。。。。。。。。
Systemverilog中的Driving Strength讲解
W1Z1Q的专栏
06-11 2547
本文章讲解在systemverilog中，driving strength(驱动强度)如何对net类型的建模更加精确。
37，Verilog-2005标准篇：门驱动强度说明
最新发布
FPGA_LOVE的博客
06-30 247
可选的驱动强度指定了门实例输出端逻辑值的强度。指定逻辑值为0的信号强度。强度指定应位于门类型关键字之后、任何延迟指定之前。在没有强度说明的情况下，门或开关实例信号输出的默认强度为。将使门或开关将输出逻辑值 z 以代替 0。在本例中，nor门输出的高电平为z，而不是 1。时，门或开关将输出逻辑值 z 以代替 1。表1：有驱动强度的14种门类型。指定逻辑值为1的信号强度，
Verilog门级建模及驱动强度简介
元直的博客
10-06 5524
Verilog门级建模 一、门级建模是指调用 Verilog 内部自定义的基本门元件（或者用户自定义基本元件）来对硬件 电路进行结构描述 门级建模方式采用的是一种特殊的模块调用方式。此时所调用的模块式 Verilog 内部预先定 义好的基本门级元件或者用户自定义的基本元件，在这种建模方式下硬件电路将被描述成由 一组基本门级元件的实例组成。 二、内置基本门级元件 Verilog HDL 内含的基本门级元件有 14 中，包括 and（与门）、nand（与非门）、or（......
verilog 连续赋值驱动能力配置
superyan0的博客
03-05 1533
在调试iic(mdio)接口的时候发现时钟和数据管脚默认都是输出低电平，但是实际上我在逻辑中都是分别赋值为高阻态，为什么选通输出后就变低了呢？解释一下公司的测试接口是iic和mdio，由于都是2wire，所以需求是根据协议可以自由切换接口，也就是说同一对接口要兼容两种不同的协议，同时数据线又是inout型，所以选通赋值有些复杂，但是也不难。 平台使用的是cyclone IV 器件，所以用sign...
【Verilog-41】Verilog中强度strength的用法
Alfred的博客
01-13 9012
除了逻辑值外，net类型的变量还可以定义强度，因而可以更精确的建模。net的强度来自于动态net驱动器的强度。在开关级仿真时，当net由多个驱动器驱动且其值互相矛盾时，可常用强度的概念来描述这种逻辑行为。 (strength0, strength1) (strength1, strength0) (strength0)------------pulldown primitives only (strength1)------------pullup primitives only (chargestreng
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值