学会System Generator(12)Black Box及配置文件详解

版权声明:本文为博主原创文章,未经博主允许不得转载。 https://blog.csdn.net/FPGADesigner/article/details/80982814

本文是该系列的第12篇,上一篇介绍了在System Generator设计中使用Black Box调用HDL代码的方法,并使用Simulink+Vivado Simulator进行了协同仿真。本文将对该block及其中涉及到的MATLAB配置文件作详细介绍。


HDL文件使用限制

想在Black Box中导入HDL文件,Verilog/VHDL文件必须遵循以下限制:

  • 模块名/实体名不能是System Generator的关键字(如xlregister);
  • 双向端口(inout类型)只会在导出的设计中显示,不会在Simulink中作为Black Box的端口显示;
  • Verilog文件的模块及端口名必须是小写字母;
  • VHDL的端口类型只支持std_logic和std_logic_vector;
  • 端口应高位在前,低位在后,如std_logci_vector(7 downto 0);
  • 不能使用下降沿触发的输出数据;
  • 时钟信号clk、时钟使能信号ce会被特殊对待,在System Generator中会用设置的Simulink采样率来驱动时钟信号。时钟信号名称中必须包含一个clk字符段;时钟使能信号必须包含一个ce字符段,且两者应成对出现(仅仅子字符段不同),如clk_50Mhz与ce_50MHz。

MATLAB配置文件

将需要导入的VHDL/Verilog文件放在slx文件所在目录下。添加一个Black Box到model中,会自动弹出一个窗口,选择好需要关联的HDL文件。初始化完毕后,软件会自动生成一个name_config.m的MATLAB配置文件(name为HDL文件名称),这个文件与设置的HDL文件相对应,配置了HDL文件在Simulink环境中的具体信息

通常这个M文件不修改也可以使用,当HDL设计比较复杂时还是需要手工修改(如第11篇中的设计),因此了解该配置文件仍有必要。下表给出了配置文件中的关键语句及对应信息:
这里写图片描述
上表中的“组合馈通”(combinational feed-through)指的是输入没有经过任何寄存器直接到达输出(即路径上只存在组合逻辑)。当HDL设计中存在这样的路径时,必须使用上表中语句申明。

为了保证Black Box在Simulink中能够正确运行,MATLAB配置文件中还包含以下三个部分:

1.输出端口设置:

软件是无法检测到我们如何规定输出端口的某些信息的,因此这部分必须我们手工设定,如下:

dout_port = this_block.port('dout');
dout_port.setType('Fix_26_23');
dout_port.setRate(theInputRate);

上面将输出端口速率设置与输入端口速率不同。如果输出端口速率为输入端口速率的2倍,则可以设置为:“dout_port.setRate(2*theInputRate);”。这部分设置主要是让Simulink可以正确的从Black Box中获取输出结果,保证仿真正确运行。

2.输入类型检查:

检测该block的输入数据类型是否正确,如不正确则提示相关信息(如这里HDL中din为12Bits数据,此处检测向block输入的数据是否为12Bits):

if (this_block.inputTypesKnown)
    if (this_block.port('din').width ~= 12);
      this_block.setError('Input data type for port "din" must have width=12.');
    end
 end  
3.输入速率检查:

以下语句便是完成了时钟信号速率的设置,setup_as_single_rate函数中读取了Simulink环境设置的系统采样率,如果采样率设置正确,则会用该速率驱动时钟信号clk:

if (this_block.inputRatesKnown)
     setup_as_single_rate(this_block,'clk','ce')
end

setup_as_single_rate这个函数内容比较多,这里不再赘述。读者可以按照本系列第11篇的设计进行,打开相应的MATLAB文件查看。


block参数设置

Black Box的参数设置界面如下:
这里写图片描述
“Block confituration m-function”设置了MATLAB配置文件,该文件一般与slx模型文件在同一目录下。编辑框中不能包含后缀“.m”。

“Simulation mode”设置仿真时所选用的模式:

  • Inactive:Black Box会忽略所有的输入数据,输出端口永远是0;
  • Vivado Simulator:使用Vivado仿真工具运行仿真;
  • External co-simulator:使用其它协同仿真工具(如ModelSim),

需要添加对应ModelSim block,且在“HDL co-simulator to use”中标明block名称。

Black Box

10-17

DescriptionnnOur Black Box represents a primitive database. It can save an integer array and has a special i variable. At the initial moment Black Box is empty and i equals 0. This Black Box processes a sequence of commands (transactions). There are two types of transactions: nnADD (x): put element x into Black Box; nGET: increase i by 1 and give an i-minimum out of all integers containing in the Black Box. Keep in mind that i-minimum is a number located at i-th place after Black Box elements sorting by non- descending. nnLet us examine a possible sequence of 11 transactions: nnExample 1 nnN Transaction i Black Box contents after transaction Answer nn (elements are arranged by non-descending) nn1 ADD(3) 0 3 nn2 GET 1 3 3 nn3 ADD(1) 1 1, 3 nn4 GET 2 1, 3 3 nn5 ADD(-4) 2 -4, 1, 3 nn6 ADD(2) 2 -4, 1, 2, 3 nn7 ADD(8) 2 -4, 1, 2, 3, 8 nn8 ADD(-1000) 2 -1000, -4, 1, 2, 3, 8 nn9 GET 3 -1000, -4, 1, 2, 3, 8 1 nn10 GET 4 -1000, -4, 1, 2, 3, 8 2 nn11 ADD(2) 4 -1000, -4, 1, 2, 2, 3, 8 nnIt is required to work out an efficient algorithm which treats a given sequence of transactions. The maximum number of ADD and GET transactions: 30000 of each type. nnnLet us describe the sequence of transactions by two integer arrays: nnn1. A(1), A(2), ..., A(M): a sequence of elements which are being included into Black Box. A values are integers not exceeding 2 000 000 000 by their absolute value, M <= 30000. For the Example we have A=(3, 1, -4, 2, 8, -1000, 2). nn2. u(1), u(2), ..., u(N): a sequence setting a number of elements which are being included into Black Box at the moment of first, second, ... and N-transaction GET. For the Example we have u=(1, 2, 6, 6). nnThe Black Box algorithm supposes that natural number sequence u(1), u(2), ..., u(N) is sorted in non-descending order, N <= M and for each p (1 <= p <= N) an inequality p <= u(p) <= M is valid. It follows from the fact that for the p-element of our u sequence we perform a GET transaction giving p-minimum number from our A(1), A(2), ..., A(u(p)) sequence. nnnInputnnInput contains (in given order): M, N, A(1), A(2), ..., A(M), u(1), u(2), ..., u(N). All numbers are divided by spaces and (or) carriage return characters.nOutputnnWrite to the output Black Box answers sequence for a given sequence of transactions, one number each line.nSample Inputnn7 4n3 1 -4 2 8 -1000 2n1 2 6 6nSample Outputnn3n3n1n2 问答

没有更多推荐了,返回首页