114，Verilog-2005标准篇：verilog实用注释语法总结

于 2024-08-31 00:02:40 发布
阅读量28 收藏
点赞数
分类专栏： Verilog-2005标准详解篇 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/FPGA_LOVE/article/details/141730004
版权

Verilog代码第一种注释方式：

/* Comment here

   Comment here

   Comment here */

Verilog代码第二种注释方式：

// Comment here

Verilog文件信息注释模版：



// Company: 天地银行

// Engineer: FPGA小飞

//

// Create Date: 2024-08-30

// Design Name: <name_of_top-level_design>

// Module Name: <name_of_this_module>

// Target Device: <target device>

// Tool versions: <tool_versions>

// Description:

//    <Description here>

// Dependencies:

//    <Dependencies here>

// Revision:

//    <Code_revision_information>

// Additional Comments:

//    <Additional_comments>

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！

FPGA小飞
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
2，Verilog-2005标准篇：verilog规则预览
FPGA_LOVE的博客
06-15 603
第二个标记是基数格式（base_format），由一个不区分大小写的字母组成，该字母指定数字的基数，前面可选择使用单字符 s（或 S）表示有符号的数量，且在单字符前面使用撇号字符，撇号字符和基数字符之间不得有任何空白分隔。高位为未知数（X 或 x）或高阻抗值（Z 或 z）的无符号常量应扩展到包含该常量的表达式的位宽大小，且使用 x 和 z 定义一个数字的值是不区分大小写的。如果变量声明的位宽大小超过了字符串赋值所需的位宽大小，那么该值将右对齐，最左边的多余位将用零填充，就像处理非字符串值一样。
【驯服野生verilog-mode全记录】day3 —— 基于vim自动生成verilog-mode格式初始文件模板
moon9999的博客
09-07 1005
如果能在创建verilog文件时直接生成verilog-mode的初始模板，那么就进一步节省了RTL的编码量，本篇博客就是阐述如何实现这一功能，思路和技巧参考了很多vimrc的配置技巧。
11，Verilog-2005标准篇：参数声明
FPGA_LOVE的博客
06-17 844
参数赋值列表（list_of_param_assignments）应是以逗号分隔的赋值列表，其中赋值的右侧应是常量表达式，即只包含常量数字和先前定义的参数的表达式。声明了一种特殊类型的参数，该参数仅用于提供定时和延迟值，但可以出现在任何未分配给参数的表达式中，也不属于声明范围规范的一部分。- 无范围规范、有符号类型规范或无类型规范的参数，如果分配给它的最终值没有位宽大小，则其隐含范围的 lsb 应等于0，msb 应至少等于31。- 有范围说明但无类型说明的参数，其范围应为参数声明的范围，且无符号。
96，Verilog-2005标准篇：`include编译指令用法
FPGA_LOVE的博客
08-21 142
可以在 Verilog HDL 描述的任何地方指定。文件名是要已包含在源文件中的文件名。)编译器指令用于在编译过程中将源文件的全部内容插入另一个文件。编译的结果就好像被包含的源文件内容代替了。编译器指令可用于包含全局或常用定义和任务，而无需将重复代码封装在verilog模块内。编译器指令”，但包含文件的嵌套级数应是有限的，但至少应为 15 层。- 改进 Verilog HDL 源代码描述的组织结构。编译器指令被包含在源代码中的文件也可能包含其他。编译器指令同一行的只能是空白或注释。
94，Verilog-2005标准篇：`define 和`undef指令介绍
FPGA_LOVE的博客
08-21 584
但是，对于有一个或多个参数的文本宏，应通过将每个形式参数替换为宏用法中实际参数的表达式来进行扩展。要使用带参数定义的宏，文本宏名称后应加上括号中的实际参数列表，以逗号分隔。当使用形式参数定义文本宏时，形式参数的范围应延伸至宏文本的末尾，形式参数在宏文本中的使用方式与标识符相同。例如，在整个文本描述中经常重复使用常数的情况下，文本宏将非常有用，因为如果需要更改常数的值，只需修改整个文本描述中的一处即可。宏文本可以是空白的，在这种情况下，文本宏定义为空，使用宏时不会替换文本。宏文本可包含对其他文本宏的使用。
Linux中verilog-mode使用方法总结
Alfred的博客
06-18 5243
Verilog语言有几个设计缺陷，迫使用户输入和维护冗余信息，例如参数列表、灵敏度列表和跨模块连接语句。支持这些信息会导致潜在的错误，缺乏可维护性，以及整体的代码膨胀。
Verilog常用语法
热门推荐
weixin_50810761的博客
02-08 4万+
Verilog可综合常用语法 一、模块的结构、数据类型、变量和基本运算符号 1 模块的结构 1.1 端口定义 module 模块名（口1,口2,口3,…）; 两种模块例化方式： 方法一：模块名（连接端口1信号名,连接端口2信号名,连接端口3信号名,…）； 方法二：模块名（.端口名1（连接信号1名）,.端口名2（连接信号2名）,…）； 例化时还可以对模块中的参数型（parameter）变量进行重新赋值； 例如： module min(input clk,input rst_n,input a1,outpu
02 verilog基础语法-概念篇
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-03 886
一、学习任务 二、概述 三、模块的基本概念 四、模块的测试 （1）问题的提出 （2）测试流程 四、思考和小结 （1）思考 （2）小结
数模混合信号建模语言Verilog-AMS
OpenFPGA的博客
09-17 8914
混合信号建模语言Verilog-AMS很多人做模拟电路的朋友，都希望有一款“模拟FPGA”，希望有一个“模拟的Verilog”，但现实是没有“模拟的Verilog”只有混合信号建模语言-V...
verilog-math:Verilog中的数学函数
05-07
每个块的等待时间都可以在Verilog代码中的注释中找到。 运行测试套件 需要Python 3和Icarus Verilog。 在基于Ubuntu的系统上，可以如下安装： sudo apt-get install python iverilog 要运行完整的测试套件，请...
Verilog-ams代码参考手册
08-26
除了标准库提供的函数之外，Verilog-A 还允许用户定义自己的模拟函数。这些函数可以包含复杂的数学表达式，从而实现更高级的功能。 ##### 9. 层次结构 (Hierarchical Structures) 层次结构是 Verilog-A 的一个重要...
vim-verilog-systemverilog编程语法高亮
02-01
**vim-verilog-systemverilog编程语法高亮** 在软件开发中，编辑器是程序员的得力工具，而Vim作为一款强大的文本编辑器，因其高度可定制化和高效操作性深受许多开发者的喜爱。在Verilog和SystemVerilog这两种广泛...
Verilog-复习考试总结1
08-03
Verilog HDL是一种广泛使用的硬件描述语言，它用于在多个抽象设计层次上，从算法级、RTL级、门级到开关级，建模数字系统。它的语法和特性使得设计者可以方便地描述复杂的数字逻辑。 1. **行为级与结构级描述**： -...
FPGA上板项目（四）——FIFO测试
weixin_45926435的博客
08-26 1216
使用 FIFO IP 核完成数据读写，内容包括：FIFO 介绍、IP 核配置详解、时序波形图分析、HDL代码、testbench代码、仿真结果、上板验证结果
FPGA上板项目（三）——RAM测试
weixin_45926435的博客
08-26 921
添加 Block Memory Generator IP核，对FPGA内部的 RAM 进行数据读写操作。包括：时序波形图分析、HDL代码、testbench代码、仿真结果、上板验证结果
数字芯片设计验证经验分享（第三部分）：将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务！
mahuahu的博客
08-26 930
本篇文章是SmartDV数字芯片设计经验分享系列文章的第三篇，将继续分享第五、第六主题，包括确保在FPGA上实现所需的性能和时钟两个方面的考量因素。
FPGA速度优化
Qqyangleiyu的博客
08-26 595
速度优化，主要就是设计时序进行优化吞吐量：每个时钟周期能处理的数据量，多少bit,b/s。为了提高吞吐量，大量的并行的设计被使用，再对数据处理完成之后对外传输，一般使用告诉串行I/O口，使得提高速率的前提又增加了稳定性设计延时：输入数据和数据被处理后输出的时间间隔。对于吞吐量来说，只关心流水线末端下线产品的数量，很少关系数据被处理的传输延迟。即尽量采用并行操作，减少流水操作。设计时序:指设计时钟速度，两个时序单元之间的最大延迟，决定了时钟频率（速度），可以得到一个最大时钟频率。
FPGA开发——IIC实现简单的串口回环
最新发布
weixin_63553972的博客
08-26 792
在我们进行日常开发时，不管是进行MCU、单片机、还是FPGA，都会使用到IIC通信协议。采用串行总线可以简化系统硬件结构、减小系统体积、提高系统可靠性。常 用的串行总线有单总线（1-Wire Bus）、IIC）、SPISerial Peripheral Interface）等。IIC 总线是Phlips公司推出的一种同步串行总线，是一种支持多主机多从机 系统、总线仲裁以及高低速器件同步功能的高性能串行总线技术。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值