【Verilog】10.10练习题——Verilog语法知识点补充 和 一些注意点

已于 2022-10-13 23:41:24 修改
阅读量1.8k 收藏 10
点赞数 3
分类专栏： Verilog基础语法和经验 文章标签： fpga开发 verilog
于 2022-10-10 16:59:28 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/GalaxyerKw/article/details/127244417
版权

verilog基础练习题

Verilog也是能写for循环的！

①基本方法：

integer i;
for(i=0; i<=SIZE-1; i=i+1)
begin
	/* 代码 */
end

②使用generate…for块（生成迭代器）：

genvar i;  //即generate variable
generate
	for(i=0; i<=SIZE-1; i=i+1)
	begin
		/* 代码 */
	end
endgenerate

值得注意的是：

for循环的实质：Verilog中的for循环起电路复制的作用
for循环一般写在testbench中做测试用，而不是写在module中。

Verilog模块内部也是能写函数的！

【Verilog Function函数语法说明】

function [3:0]FUCTION_NAME;
input [SIZE-1:0] input_data;
input [SIZE-1:0] other_input;
begin
    reverse[0] = data[3];
    reverse[1] = data[2];
    reverse[2] = data[1];
    reverse[3] = data[0];
end
endfunction

还有一点需要注意，verilog中函数的书写在module整体偏后的位置，并且在使用之后书写：

调用function在书写function之前。

如下：

`timescale 1ns/1ns
module function_mod(
    input [3:0]a,
    input [3:0]b,
     
    output [3:0]c,
    output [3:0]d
);
 
assign c = reverse(a);
assign d = reverse(b);
 
function [3:0]reverse;
input [3:0] data;
begin
    reverse[0] = data[3];
    reverse[1] = data[2];
    reverse[2] = data[1];
    reverse[3] = data[0];
end
endfunction
 
endmodule

函数function中书写for循环的注意点

在function内不加任何特殊处理地写for循环，会产生报错（error: Variable declaration in unnamed block requires SystemVerilog.），比如下面这个程序：

function [3:0]reverse;
input [3:0] data;
begin
	integer i;
	for(i=0; i<4; i=i+1)
	begin
		assign reverse[i] = data[3-i];
	end
end
endfunction

这个代码有两种修改办法：
①integer i 的声明必须要写在function之外。

integer i;   //整形i的声明写在function之外
function [3:0]reverse;
input [3:0] data;
begin
 for(i=0; i<4; i=i+1)
 begin
  reverse[i] = data[3-i];
 end
end
endfunction

②integer i 如果声明成“局部变量”(即在function内)，这个循环的进程块(begin…end)必须要起名字，如下：

function [3:0]reverse;
input [3:0] data;
begin:myloop   //begin....end进程块现在被取名为myloop
 integer i;
 for(i=0; i<4; i=i+1)
 begin
  reverse[i] = data[3-i];
 end
end
endfunction

值得注意的是：

函数在Verilog里很少用，并大多数情况下是推荐不用的。要用也是用在testbench中。（即“验证”时使用）

简单的组合逻辑模块实例化也要注意时序

描述

在数字芯片设计中，通常把完成特定功能且相对独立的代码编写成子模块，在需要的时候再在主模块中例化使用，以提高代码的可复用性和设计的层次性，方便后续的修改。

请编写一个子模块，将输入两个8bit位宽的变量data_a,data_b，并输出data_a,data_b之中较小的数。并在主模块中例化，实现输出三个8bit输入信号的最小值的功能。
子模块的信号接口图如下：
在这里插入图片描述
主模块的信号接口图如下：

使用Verilog HDL实现以上功能并编写testbench验证。
输入描述：
clk：系统时钟
rst_n：异步复位信号，低电平有效
a,b,c：8bit位宽的无符号数
输出描述：
d：8bit位宽的无符号数，表示a,b,c中的最小值

【VL9 使用子模块实现三输入数的大小比较】

错误代码：

`timescale 1ns/1ns
module main_mod(
    input clk,
    input rst_n,
    input [7:0]a,
    input [7:0]b,
    input [7:0]c,
     
    output [7:0]d
);
 
wire [7:0] compareline;
comparator tb_cpt1(
    .clk(clk),
    .rst_n(rst_n),
    .a(a),
    .b(b),
 
    .c(compareline)
);
comparator tb_cpt2(
    .clk(clk),
    .rst_n(rst_n),
    .a(compareline),
    .b(c),
 
    .c(d)
);
 
endmodule
 
 
module comparator(
    input clk,
    input rst_n,
    input [7:0]a,
    input [7:0]b,
 
    output reg [7:0]c
);
 
always@(posedge clk or negedge rst_n)
begin
    if(rst_n == 1'b0)   c <= 0;
    else begin
        c <= (a<b) ? a : b;
    end
end
 
endmodule

错误分析：

该电路为时序逻辑，先选择a、b最小的输出m，然后再将m与c比较输出d，因此需要2拍延迟。如果a、b最小值m直接与c进行比较，则时序错误，c永远比较的都是m的前一拍的值。

正确的代码：

`timescale 1ns/1ns
module main_mod(
	input clk,
	input rst_n,
	input [7:0]a,
	input [7:0]b,
	input [7:0]c,
	
	output [7:0]d
);

wire [7:0]result1;
wire [7:0]result2;
comparator tb_cpt1(
	.clk(clk),
	.rst_n(rst_n),
	.a(a),
	.b(b),

	.c(result1)
);
comparator tb_cpt2(
    .clk(clk),
	.rst_n(rst_n),
	.a(a),
	.b(c),

	.c(result2)
);
comparator tb_cpt3(
	.clk(clk),
	.rst_n(rst_n),
	.a(result1),
	.b(result2),

	.c(d)
);

endmodule


module comparator(
	input clk,
	input rst_n,
	input [7:0]a,
	input [7:0]b,

	output reg [7:0]c
);

always@(posedge clk or negedge rst_n)
begin
	if(rst_n == 1'b0)	c <= 0;
	else begin
		c <= (a<b) ? a : b;
	end
end

endmodule

时序逻辑——非状态机的Verilog代码实现（通过Q0Q1状态真值表）

描述
某同步时序电路转换表如下，请使用D触发器和必要的逻辑门实现此同步时序电路，用Verilog语言描述。
在这里插入图片描述
电路的接口如下图所示。
在这里插入图片描述
输入描述：
input A ,
input clk ,
input rst_n
输出描述：
output wire Y

画状态真值表，写各个输出(Y，Qn+1)的逻辑表达式：
在这里插入图片描述
代码：

`timescale 1ns/1ns

module seq_circuit(
      input                A   ,
      input                clk ,
      input                rst_n,
 
      output   wire        Y   
);

reg Q0,Q1;
always@(posedge clk or negedge rst_n)
begin
    if(rst_n==1'b0) begin
        Q0 <=0; //状态初始化
        Q1 <=0;
    end
    else begin
        Q0 <= ~Q0;   //下一个状态 <= 当前状态的逻辑表达式
        Q1 <= A & (~Q1) & (~Q0) | (~A) & (~Q1) & Q0 | (~A) & Q1 & (~Q0) | A & Q1 & Q0;
    end
end

assign Y = Q1 & Q0;

endmodule

时序逻辑——状态机的Verilog代码实现

描述
某同步时序电路的状态转换图如下，→上表示“C/Y”，圆圈内为现态，→指向次态。
请使用D触发器和必要的逻辑门实现此同步时序电路，用Verilog语言描述。
在这里插入图片描述
电路的接口如下图所示，C是单bit数据输入端。

输入描述：
input C ,
input clk ,
input rst_n
输出描述：
output wire Y

代码：

`timescale 1ns/1ns

module seq_circuit(
   input                C   ,
   input                clk ,
   input                rst_n,
 
   output   reg        Y   
);

reg [1:0]STATE;
parameter AA = 2'b00;
parameter BB = 2'b01;
parameter CC = 2'b10;
parameter DD = 2'b11;
//状态跳转(当前状态----[条件]---->下一个状态)
always@(posedge clk or negedge rst_n)
begin
    if(rst_n == 1'b0)   STATE <= AA;
    else begin
        case(STATE)
        AA: if(C == 0)   STATE <= AA;
            else        STATE <= BB;
        BB: if(C == 1)   STATE <= BB;
            else        STATE <= DD;
        CC: if(C == 1)   STATE <= CC;
            else        STATE <= AA; 
        DD: if(C == 0)   STATE <= DD;
            else        STATE <= CC;
        default:    STATE <= AA;
        endcase
    end
end
//不同状态对应的输出[注意：敏感列表必须是全部变量]
always@(*)
begin
    case(STATE)
    AA: Y <= 0; 
    BB: Y <= 0;
    CC: if(C == 1)  Y <= 1;
            else    Y <= 0;
    DD: Y <= 1;
    default: Y <= 0;
    endcase
end

endmodule

值得注意的是：

控制不同状态时的输出的always块，其敏感列表必须是全体（即*），而不是posedge clk or negedge rst_n !

always中a_temp<=a可锁存上一个时钟时刻a的数据

描述
有一个缓慢变化的1bit信号a，编写一个程序检测a信号的上升沿给出指示信号rise，当a信号出现下降沿时给出指示信号down。
注：rise,down应为单脉冲信号，在相应边沿出现时的下一个时钟为高，之后恢复到0，一直到再一次出现相应的边沿。
在这里插入图片描述
使用Verilog HDL实现以上功能并编写testbench验证。
输入描述：
clk：系统时钟信号
rst_n：异步复位信号，低电平有效
a：单比特信号，作为待检测的信号
输出描述：
rise：单比特信号，当输入信号a出现上升沿时为1，其余时刻为0
down：单比特信号，当输入信号a出现下降沿时为1，其余时刻为0

代码：

`timescale 1ns/1ns
module edge_detect(
	input clk,
	input rst_n,
	input a,
	
	output reg rise,
	output reg down
);

reg a_before;  //记录当前clk^前一个^的数据
always@(posedge clk or negedge rst_n)
begin
	if(rst_n == 1'b0)	begin
		rise <= 0;
		down <= 0;
		a_before <= 0;
	end
	else
		a_before <= a;
end

always@(posedge clk or negedge rst_n)
begin
	if(a_before == 1'b0 && a == 1'b1)	begin
		rise <= 1;
		down <= 0;
	end
	else if (a_before == 1'b1 && a == 1'b0)	begin
		rise <= 0;
		down <= 1;
	end
	else	begin
		rise <= 0;
		down <= 0;
	end
end

endmodule

结合这段代码，其实很好理解这个原理：

a_before每一个clk^ 都锁存这个clk^ 检测到的a值。
当下一个clk^ 到来时，赋值操作均未开始，因为要先进行if判断。
因此，在进行if判断时，a_before存储的还是a在上一个clk^ 的值，而此时clk^ 又会监测到一个新的a。

由此，我们可以说：

always中a_temp<=a可锁存上一个时钟上升沿检测的a的数据，直到当前时钟上升沿的赋值操作完成为止。
在当前的时钟上升沿，a将监测到一个新的值，a_temp此时即表示了上一个时钟上升沿a的数据。

GalaxyerKw
关注
  • 3
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
专栏目录
SystemVerilog for Design（Chapter2）--SystemVerilog Declaration Spaces
qq_31019565的博客
02-20 1161
SystemVerilog for Design（1）–SystemVerilog Declaration Spaces Topic: Packages definitions and importing definitions from packages $unit compilation declaration space Declarations in unnamed block...
一些verilog语法
qq_39593893的博客
04-11 1045
Verilog 数 1'b0 // 1位，值全为0 'b0 // 32位 32'b0 //32位 4'ha //4位十六进制数1010 5'h5 //5位十六进位数00101 4'hz //zzzz 4'h? zz? // 4'bx //xxxx 9 //32位数（从左边开始，前28位用0填充） a //非法数 ...
Verilog学习笔记（5）：练习
Chrstian的博客
11-16 155
Verilog学习笔记（5）：练习
【verilog】verilog 中for循环的使用
weixin_47730622的博客
09-09 9814
【verilog】verilog 中for循环的使用
Verilog状态机练习
醉意丶千层梦的博客
05-02 1222
文章目录要求一、第一题1. 新建一个项目2. 新建一个training_1的Verilog HDL文件3. 新建training.v的Verilog HDL文件4. 新建training_tb.v的Verilog HDL文件5. 新建Tcl_script1.tcl的 Tcl Script 脚本6. 配置7.仿真图二、 第二题1. 新建一个training_2的Verilog HDL文件2. 新建一个key_debounce的Verilog HDL文件3.修改training.v4. 修改training_t
Verilog的基础语法知识.docx
03-03
Verilog的基础语法知识
verilog 基础语法知识
11-20
Verilog 基础语法知识 Verilog是一种硬件描述语言，用于描述数字电路的行为。它是一种基于事件驱动的语言，可以模拟和实现数字电路的设计。 变量声明 在 Verilog 中，变量可以是整数、实数或寄存器类型。整数类型...
小明教IC-1天学会verilog知识点总结
01-30
小明教IC-1天学会verilog知识点总结 包含视频中所用的ppt，以及自己总结的知识点。
verilog编写的1024点的fft快速傅立叶变换代码
10-29
verilog编写的1024点的fft快速傅立叶变换代码 verilog编写的1024点的fft快速傅立叶变换代码
Verilog语法——参数化设计（parameter 和defparam）
01-06
在 Verilog 语法中，可以实现参数化设计。所谓参数化设计，就是在一个功能模块中，对于一个常量，其值在不同的应用场合需要设置为不同的置，则将此值在设计时使用parameter 关键字声明，那么在上层模块例化使用该...
verilog 练习题目
04-13
verilog练习用的题目，巩固自己的基础verilog知识，检测自己的掌握程度
Verilog经典题
Future Chaser的博客
04-01 2685
1.快时钟到慢时钟 检测单时钟脉冲信号 2.跨时钟与 3.同步复位异步释放 4.任意小数分频 5.状态机 Mealy Moore
Verilog 编程基础练习
最新发布
m0_74749526的博客
12-17 1042
Verilog综合生成的3-8译码器电路原理图与原始设计电路在结构和连接上有所不同，原始设计电路时基于门电路的物理链接，而Verilog综合生成的电路是基于编程逻辑单元的配置，这种差异体现在实现的方式上，但两种方式在功能上是相同的。reg类型用于定义寄存器，即具有存储功能的元件，而wire类型用于定义导线，及用于连接模块间的信号传输，3-8译码器模块中，输出信号需要根据输入信号的变化而变化，因此需要被定义为reg类型。（1）、Verilog综合生成的3-8译码器电路原理图与原始设计电路存在什么差异？
清华大学出版社 Verilog数字系统与FPGA应用——参考答案（习题2）
weixin_62701327的博客
12-03 3283
（1）一个名为data_in的8位向量线网。（2）一个名为MEM1的存储器，含有128个数据，每个数据位宽为8位。（3）一个名为data_out的8位寄存器。解：integer i;i
Verilog设计技巧：function、generate的用法
摸鱼宗宗主的博客
08-30 2241
function 函数，我们可以按照C语言的函数的那样进行理解。软件的函数，我们在使用或设计的时候，函数名、输入和返回值是我们最为关注的。而对应硬件，函数名、输入、返回值，只不过一个是软件实现，一个是硬件电路。 因此Verilog的函数的相关思想与软件非常相似， 特点： 1）不能有always块，也就是不考虑延时，一般都是使用for、case、if-else完成函数功能。 2）至少有一个输入变量。 3）只有一个返回值，且没有输出。 5）函数可以调用其他函数，但是不能调用任务。 用途：可用于仿真代码，也可
在Verilog和Systemverilog的block中定义局部变量
m0_38037810的博客
10-26 3032
0. 介绍 在Verilog和systemverilog中的begin..end和fork..join block中都可以定义局部变量。但有区别。 1. Verilog Verilog allows local variables to be declared in named begin...end and fork...join blocks. These variable...
《Verilog数字系统设计教程》夏宇闻 第四版思考题答案（第2章）
weixin_44973391的博客
11-27 4646
1.Verilog语言有什么作用？ 可描述顺序执行和并行执行的程序结构； 用延迟表达式或事件表达式来明确的控制过程的启动时间； 通过命名的事件来触发其它过程里的激活行为或停止行为； 提供了条件如if-else，case等循环程序结构； 提供了可带参数且非零延续时间的任务程序结构； 提供了可定义新的操作符的函数结构； 提供了用于建立表达式的算术运算符，逻辑运算符，位运算符； Verilog HDL语...
verilog练习
Jijiahao95的博客
11-19 708
LIBRARYIEEE; USEIEEE.STD_LOGIC_1164.ALL; ENTITY SCHK IS   PORT(DIN, CLK, CLR  :INSTD_LOGIC;--串行输入数据位/工作时钟/复位信号         AB :OUTSTD_LOGIC_VECTOR(3DOWNTO0));--检测结果输出 END SCHK; ARCHITECTURE behav
SystemVerilog验证教程（一）--Test Plan and Design Verification Environment
qq_31019565的博客
01-22 6920
SystemVerilog 教程（一）–SystemVerilog概述 SystemVerilog TestBench的功能 SystemVerilog
Global declarations are illegal in verilog, Enable SystemVerilog features first.
06-12
这个错误提示表明您的Verilog代码中包含了SystemVerilog的全局声明，但是您的编译器没有启用SystemVerilog功能。SystemVerilog是Verilog HDL的扩展，它添加了一些新的特性和语法。如果您想使用SystemVerilog中的某些特性，您需要在编译器中启用SystemVerilog功能。 要启用SystemVerilog功能，您可以在编译器命令行中添加选项“-sv”，或者在编译器设置中启用SystemVerilog支持。在启用SystemVerilog功能后，您可以使用SystemVerilog中的全局声明，例如`typedef`、`struct`等。 如果您的代码中没有使用SystemVerilog的全局声明，那么请检查您的代码，确保没有使用SystemVerilog的语法或特性。如果您需要使用SystemVerilog中的某些特性，请确保在编译器中启用SystemVerilog功能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值