DDR相关

1.速率，电压

DDR3：800-2133Mbps；1.5V（VDDQ）

DDR4：1600-3200Mbps；1.2V（VDDQ）

1：tCK=1.25ns，芯片支持最大IO时钟频率（DDR3频率）：1/1.25ns=800Mhz

2：16代表芯片的数据位宽是16位（16根数据线）；ALLIANCE的DDR3L最大存储容量是4G（256M*16，512*8）

DDR方式传输数据（上升和下降沿都传输），芯片一根数据线传输速率=2*800Mhz=1600MT/s（1600Mbit/s）

带宽是16根数据线同时传输数据速率=1600Mbit/s*16=25600Mbit/s=3200Mbyte/s=3.125GByte/s

DDR2，3，4读写速率理论极限：1333MHz*64bit（单通道，双通道128bit）/8（位到字节单位转换）=10.664GB/s，实际1333单条数据在7-9GB/s，随机读写下降1/10

256-bit LPDDR4@4266，带宽：（256*4266）/（8*1000）=136.5GB/s

256-bit LPDDR5@6400，带宽：（256*6400）/（8*1000）=204.8GB/s

2.接口

DDR3分4类：地址总线，数据总线，控制线，电源与参考电压

 数据线

DQ[13：0]：数据总线

DQS，DQS#：数据选通

DM：数据屏蔽

地址线

A[14：0]：地址总线

BA[2：0]：bank选通线

命令，控制，时钟

CKE：时钟使能引脚（输入）

CK，CK#：差分时钟信号（输入）

CS#：片选信号

RAS#，CAS#，WE#：连同CS#，定义一个命令

RESET#：复位信号

ODT：片上终端使能

ZQ#：输出驱动校准的外部参考

电源与参考引脚

VDD：电源电压，1.5V±0.075V

VEDO：DQ电源，1.5V±0.075V

VREFCA：控制，命令，地址的参考电压

VREFDQ：数据的参考电压

VSS：地

VSSQ：DQ地

 3.16bit和32bit

bank：存储库

一块内存划分多个bank，访问指定存储库编号

地址线有几位BA地址--->多少个bank（2--->4，3--->8）

DDR3地址有3个BA（三个Bank 地址，BA0，BA1，BA2）,单块内存是8个bank

存储库=矩阵（很多存储点，一个行号一个列号唯一识别）

一个bank行和列数=行和列有多少位（行：A0-A14=单个bank行总量为2^15；列：A0-A9=列总量为2^10）

16bit/32bit内存概念：以多长单位进行存储（16bit：以bit为单位访问内存=给内存一个地址，内存给一个16bit数据到数据线）

内存模组宽度=内存芯片位数*单面芯片数量

（内存芯片的位宽为8bit，16bit）

二进制，每一个bit有2种取值，表示2个存储区间

n位二进制表示存储区间数位2^n种

每个存储单元是8bit=1B

n位地址总线表示存储区间位2^n Byte

例：

2个16bit DDR3拼成32bit DDR3（16bit DDR3大小为512M Bytes）

硬件连接（只看地址和数据线）

 bank地址3个=单个16bit DDR3有8个bank

行有A0-A14，共15个bit=一个bank有2^15个行

列有A0-A9，共10个bit=有2^10个行

单块16bit DDR3容量=2^3*2^15*2^10=2^28=256M

访问一个地址，内存访问16bit数据，2个字节数据

25M个地址=512M数据

2个16bit组成一个32bit（数据）

CPU认为只有一块内存，访问按照BA0-BA2和A0-A14给出地址

两块16bit收到地址之后--->将给定地址上2个字节送到数据线上，或将数据线上两个字节写入制定地址

数据线连接：第一片：D0-D15--->D0-D15；第二片：D0-D15--->D16-D31

CPU认为访问是一块32bit内存，每给出一个地址，访问4个字节数据

CPU：一个32bit拆成2个16bit，DDR：2个16bit组成32bit

CPU访问内存地址有256M，能访问的内存为1G

4.布线规则

拓扑结构（仅多片有用）

星形结构（DDR1，2）；菊花链结构（DDR3）

拓扑结构影响地址线走线方式，不影响数据线

DDR3原则

信号线尽量短，少打过孔，阻抗连续性，单端50Ω，差分100Ω

5.测试

6.ROM和RAM

RAM（随机存取存储器）：断电数据消失

SRAM（静态RAM）：不要刷新，不掉点一直保存

DRAM（动态RAM）：不断刷新

SDRAM（同步动态RAM）：需要同步时钟，命令与数据传输以它为标准，一个时钟周期上升沿传输一次

7.DDR认证

MT6580 5.1认证过DDR3，未认证DDR2

通过Intel的DDR200/266组件级认证：

Hynix，Infineon，Micro，Samsung

通过Intel的DDR200/266系统级认证：

Hynix，Infineon，MSamsung

内存具体型号，规格，速度，延迟时间（内存稳定性）

8.DDR什么意思

Double Data Rate双倍速率同步动态随机存储器，严格叫DDR SDRAM（Synchronous Dynamic Random Access Memory：同步动态随机存取存储器），时钟上升与下降各传输一次数据

9.地址总线，数据总线

地址总线：

CPU通过地址总线制定存储单元，总线地址传多少信息，对多少个存储单元进行寻址

CPU有n根地址线=CPU地址总线宽度为n=CPU最多寻找2^n个内存单元

 数据总线：

CPU与内存之间数据传输通过数据总线进行，数据总线宽度决定数据传输速度

8根数据总线一次传8位二进制数据（1个字节）

8位数据总线：

 CPU分2次传送89D8，第一次传D8，第二次传89

控制总线：

统称，不同控制线集合

读信号输出控制线负责由CPU向外传送读信号，CPU向该控制线上输出低电平表示将要读取数据；写信号输出控制线负责传送写信号

CPU位数和DDR位宽

16位数据总线

 16位数据总线一次传16位数据

10.8位，16位，32位MCU中“XX位”指什么

指MCU字长（一次运算中参与运算数据长度；数据总线位数），这个位指二进制位，8位二进制范围0000-1111，十进制0-255（每次参与运算数据最大不超过255）

8位单片机（80C51，PIC，AVR）

16位（80C196，MSP430）

32位（ARM：STM32）

n位=n根地址总线=多大存储空间（32--->4G存储空间）

地址=数据开关（打开=寻址），对存储器数据操作

11.Hi3516D支持DDR

Hi3516D：支持16-bit DDR3/3L，支持一个16位4G缓存，最高600MHz（1.2Gbps）

3M@30fps+VGA@30fps

Hi3516A：支持32/16-bit DDR3/3L，支持二个16位8G缓存（15根地址线，32bit数据线，单颗支持最大容量4Gbit，最高1600Mbps）