目录
虽然DDR5的RANK位宽由64 bits减少为32 bits,但由于BL、BG的数量都被加倍,配合新的BANK刷新特性,以及时钟频率的巨大提升,DDR5的有效带宽反而增加了一倍。
在前面两篇博文中,我已详细阐述了DDR的内部组织架构、Burst、Prefetch、BANK interleaving等概念(详见 DDR知识一:关于Burst和Prefetch的理解 和 DDR知识二:内存交错技术(BANK interleaving)原理)。从最新的DDR5 SPEC中我们了解到,DDR5的一个数据通道只有32 bits(而不是DDR4中的64 bits),故一个DIMM条可占用2个RANK。本篇博文,我将简要解释一下为什么DDR5的RANK位宽减半后有效带宽反而增加了一倍?(与DDR4对比)。
1.BL:8-->16
DDR4的BL是8,而DDR5的BL则加倍到16。DDR4的Prefetch为8n,DDR5则加倍到16n,即相同时间内,DDR5将处理双倍的数据量。
2.BG:4-->8
DDR4中一般为4 BGs(每个BG有4 BANKs,共16 BANKs),而DDR5则加倍到8 BGs(每个BG有4 BANKs,共32 BANKs),如下图所示。
之前的博文中提到,更多的BANK意味着更高的并行度和更低的延迟。有利于BANK interleaving操作,减少等待时间,可提升DIMM访问效率。
3.新的BANK刷新特性
DDR4中当内存单元被刷新时,CPU不能向任何 BANK 发出进一步的指令,因为所有的 BANK 都是同时刷新的。而DDR5 则允许一部分BANK刷新时剩余BANK仍进行工作,这提高了有效带宽。
4.时钟:1600MHz-->4200MHz
DDR4中的时钟频率上限仅到1600MHz,数据速率3200MT/s;而DDR5的时钟频率增加到4200MHz,数据速率提升到惊人的8400MT/s!这也进一步提升了它的有效带宽。
5.总结
虽然DDR5的RANK位宽由64 bits减少为32 bits,但由于BL、BG的数量都被加倍,配合新的BANK刷新特性,以及时钟频率的巨大提升,DDR5的有效带宽反而增加了一倍。
===========================全文完毕=====================================
欢迎留言讨论,批评指正。码字不易,求关注点赞收藏,一键三连,给予我继续创作的动力,感谢!