【紫光同创国产FPGA教程】——IP核安装与查看用户指南 教程

最新推荐文章于 2024-09-27 21:53:49 发布
最新推荐文章于 2024-09-27 21:53:49 发布
阅读量1.6k 收藏 5
点赞数 1
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/MYMINIEYE/article/details/131813023
版权
该教程详细介绍了在工程中安装IP核的步骤，包括通过IPCompiler工具打开工程，使用Update功能添加和安装IP包。此外，还指导用户如何查看选定IP的用户指南，通过点击‘ViewDatasheet’来查阅详细信息。
摘要由CSDN通过智能技术生成

本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处

一、安装 IP 核

（1）打开工程，点击菜单栏中【tools】 下的【IP Compiler】。

 

IP Compiler

（2）在弹出的 IP Compiler 界面中，选择【File】下的【Update】。

 （3）点击弹出 Update IP 界面中的【Add Packages】，添加 IP 核，点击 Install。

 

 选择 IP 核

点击 Install

二、查看 IP 用户指南

选择要查看的 IP，点击【View Datasheet】

 

 

 

 

小眼睛FPGA
关注
紫光同创国产FPGA学习之IP Compiler
my_share的专栏
11-28 5933
这里就是紫光同创里面IP核的使用方法，缺少一个重要的内容就是，里面的IP怎么用没有写。看看也好，具体核怎么用仿真一下看看应该也和xilinx的一样吧。如果不一样，查找bug就危险了。 一、      简介 (一) 功能介绍 本文描述了IP Compiler（下文简称IPC）的各项功能，使用方法。IP Compiler是FPGA工具包中的IP模块生成器，这个生成器是参数化的，可以由用户设定各种参数...
【紫光同创国产FPGA教程】【第一章】Pango Design Suite 2020.3安装
热门推荐
ALINX技术博客
02-02 1万+
原创声明： 本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处（http://www.alinx.com）。 适用于板卡型号： PGL22G/PGL12G 1.文档简介 本文讲解如何安装Pango Design Suite 2020.3。 2.Pango Design Suite 简介 Pango Design Suite是深圳市紫光同创电子有限公司的FPGA开发软件，截止到目前，软件的最新版本为Pango Design Suite 202
紫光 DDR3 IP核调试
weixin_41155462的博客
10-08 555
DDR3调试
添加ILA IP核的调试方法
xxz1445的博客
02-06 213
打开Vivado breath_led程序，项目总结页面可以看到板载资源占用情况，再点击左侧IP Catalog。通过ILA IP核在线调试可以看出硬件实现内部更细微的问题。（以呼吸灯项目为例）
紫光同创 PDS 软件使用——常用 IP 核的理解与配置
ChinaRyan666（蔡杰涛）的博客
10-24 4435
基于紫光同创PDS软件！超级详细的2w字讲解！手把手带您操作！
紫光同创 FPGA 开发跳坑指南（四）—— DDR3 控制器 IP 的使用
洋洋Young的博客
07-01 6140
Logos HMEMC IP 提供了 3 组 AXI4 接口，3 组接口除了 wdata 和 rdata 位宽不同，其他端口功能与位宽一致。
【紫光同创PGL22G学习】三、以PLL为例，学习IP core使用
悟已往之不谏 知来者之可追
03-21 2140
导读：在很多 FPGA 芯片内部都集成了 PLL，其他厂商可能不叫 PLL，但是也有类似的功能模块，通过 PLL 可以倍频分频，产生其他很多时钟。本实验通过调用 PLL IP core 来学习 PLL 的使用方法。 一、实验原理 PLL(phase-locked loop)，即锁相环。是 FPGA 中的重要资源。由于一个复杂的 FPGA 系统往往需要多个不同频率，相位的时钟信号。所以，一个 FPGA 芯片中 PLL 的数量是衡量 FPGA 芯片能力的重要指标。FPGA 的设计中，时钟系统的 FPGA 高.
紫光FPGA DDR3 IP使用和注意事项（axi4协议）
xzs520xzs的博客
12-17 1683
使用的芯片型号时PG2L100H-6FBG676，不同的型号IP核接口和axi的握手协议也不一样（一定要注意），这点要注意，这也给我挖了一个很大的坑，一把心酸一把泪啊。下面代码就是握手的过程。3、读ddr时，ddr的位宽在配置ip时设置为32，axi总线的宽度为256，256 /32=8，所以读ddr时每读一个数据地址就要偏移8，否则从ddr3中读出来的数据是不对的。这段代码是用状态机的方式对ddr循环写地址，只有两个状态，状态1写入地址0x0000111，状态2写入地址0x0000311，对应上面图的。
FPGA----IP核cordic使用
qq_37912811的博客
12-31 1万+
之前说过，使用IP核要先百度，然后看文档，然后再百度最后使用。本篇文章以cord IC核的sin、cos来进行实验。 1、定点数、浮点数、反码、补码 首先要明确这几个词的概念。废话不多说，直接上例子：采用32位的有符号定点数表示方法，第一位表示符号位（0是正数，1是负数），因此还剩31个位置来表示数据，具体整数部分与小数部分是几位，看自己设定。我们下面假设整数部分2位（因为-pi~pi=-3.14~3.14，2位可以表示3），29位表示小数。 Exp1: ①1.5=1+0.5=>0（符号位）_
国产紫光同创FPGA基础实验教程基于PGL12G.rar
06-08
在这个教程中，我们将深入学习国产紫光同创的FPGA技术，掌握其设计、编程与应用的基本技能。紫光同创作为国内领先的FPGA供应商，其产品在许多领域都有广泛应用，尤其是对于推动我国自主可控的集成电路产业发展具有...
国产FPGA紫光同创PGL22G核心板+开发底板PDF原理图+ALTIUM底板PCB图.zip
12-10
国产FPGA紫光同创PGL22G核心板+开发底板PDF原理图+ALTIUM底板PCB图+CADENCE底板PCB图, 硬件PCB封装器件列表： Component Count : 35 Component Name ----------------------------------------------- 8S1_SOIC8 ...
国产FPGA紫光同创PGL25GMBG324原理图元器件封装
08-19
单个器件 仅原理图封装 使用需核对引脚
【Lattice FPGA 开发】IP核的调用
YprgDay的博客(Yuan make progress everyday)
03-05 1588
本文介绍Diamond开发软件进行IP核调用与对应官方文档查找方法。
国产FPGA（紫光同创）—— 数据采集及千兆以太网传输（一）
weixin_43726692的博客
09-21 4154
紫光FPGA实现数据采集与千兆以太网传输。
Vivado IP核的快速入门 官方手册和例程
YprgDay的博客(Yuan make progress everyday)
05-23 1907
Vivado IP核的快速入门 官方手册和例程。
学习笔记之FPGA的IP核及其应用
sincerelover的博客
03-18 1804
FPGA的IP核是在可编程逻辑器件（FPGA）中可以实现特定功能的可重用模块，它们以形式化的方式描述了硬件的功能和接口。如图所示为 PLL 大体的一个结构模型示意图，我们可以看出这是一个闭环反馈系统，其工作原理和过程主要如下：2、鉴频鉴相器的输出连接到环路滤波器（LF）上，用于控制噪声的带宽，滤掉高频噪声，使之稳定在一个值，起到将带有噪声的波形变平滑的作用。如果鉴频鉴相器之前的波形抖动比较大，经过环路滤波器后抖动就会变小，趋近于信号的平均值。3、经过环路滤波器的输出连接到压控振荡器（VCO。
紫光同创初使用
weixin_41719055的博客
02-23 938
4、有些复用管脚被使用，但是出现异常（输出指示灯显示错误） ，需要查询手册看信号是否使用专用管脚，可以在上图找到对应专用功能，设置为General IO通用管脚。5、与其他芯片连接时候，如果有异常（与交换机芯片GMII管脚连接），可以试试把芯片管脚上下拉配置与连接芯片需求（或默认）上下拉一致。3、程序中有些信号被软件认为是时钟信号，会报错（时钟输入I0约束在非专用时钟管脚上），编译不过去，右击报错会出现解决方案，右击3位置，选择下载（一定要在flash字体右击，否则下载后重启无效）
VIVADO-FFT IP核学习记录
qq_44366923的博客
12-04 2974
② 找到Customizing and Generating the Core(不同手册可能题目不一样)，查看IP核的创建过程中各个参数的意义和设置方法。① 找到user guide / product guide 并打开。③ 找到port description ，查看接口注释。查找别人用IP核的经验、教程，快速上手。根据用户手册使用IP核。根据网络教程使用IP核。
Verilog基础：时序调度中的竞争（四）（描述时序逻辑时使用非阻塞赋值）
最新发布
前进，才知道自己的渺小
09-27 1454
作为一个硬件描述语言，Verilog HDL常常需要使用语句描述并行执行的电路，但其实在仿真器的底层，这些并行执行的语句是有先后顺序的，然而Verilog标准并没有将这些事件调度的顺序定死，而是给予了仿真器厂商一定的自由去实现自己的产品，这就导致了设计者如果不遵循一定的编程习惯，会导致意想不到的仿真结果，下面是一些相关的规则。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值